[发明专利]FINFET及其制造方法

说明书

技术领域

本发明涉及集成电路制造，更具体地说是涉及鳍片场效应晶体管。

背景技术

由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，来自制造和设计方面的挑战已经导致了三维设计如鳍片场效应晶体管(FinFET)的发展。使用从通过如蚀刻掉一部分硅层而形成的基板延伸的薄垂直“鳍片”(或鳍片结构)制造典型的FinFET。将FinFET的沟道形成在所述垂直的鳍片中。将栅极提供在所述鳍片的上方(或缠绕)。沟道的两侧都具有栅极使得栅极从两侧控制沟道。另外，在FinFET的凹陷源极/漏极(S/D)部分中的，利用选择性生长硅锗(SiGe)的应变材料可用于提高载体迁移率。

然而，在互补金属-氧化物-半导体(CMOS)的制造中实现这些部件和工艺有挑战。例如，应变材料的非均匀分布导致施加到FinFET的沟道区域上的应力的非均匀性，从而增加器件不稳定和/或器件失灵的可能性。

因此，需要的是改进的器件和制造应变结构的方法。

发明内容

在一个实施例中，鳍片场效应晶体管(FinFET)包括含有顶面的基板；在包括锥形顶面的基板顶面上顶面的第一绝缘区域和第二绝缘区域；延伸到在第一和第二绝缘区域之间的基板顶面上方的基板鳍片，其中鳍片包括凹陷部分，所述凹陷部分具有位于第一和第二绝缘区域的锥形顶面下方的顶面，其中鳍片包括非凹陷部分，所述非凹陷部分具有高于锥形顶面的顶面；和位于鳍片的非凹陷部分上的栅极堆叠。

根据本发明所述的FinFET，其中所述锥形顶面包括平坦部分和锥形侧壁。

根据本发明所述的FinFET，其中所述平坦部分的宽度与所述第一绝缘区域的最大宽度的比率为0.05到0.95。

根据本发明所述的FinFET，其中所述锥形顶面包括弧形顶部。

根据本发明所述的FinFET，其中所述锥形顶面包括在所述锥形顶面中间的最高点。

根据本发明所述的FinFET，其中所述锥形顶面的最低点和所述基板的所述顶面的距离在约100到200nm的范围内。

根据本发明所述的FinFET，其中所述第一绝缘区域还包括在栅极堆叠下的具有平坦顶面的部分。

根据本发明所述的FinFET，其中所述锥形顶面的平坦部分的宽度小于所述平坦顶面的最大宽度。

根据本发明所述的FinFET，其中所述平坦顶面与所述锥形顶面的最高点共平面。

根据本发明所述的FinFET，其中所述平坦顶面高于所述锥形顶面的最高点。

根据本发明所述的FinFET，其中所述平坦顶面和所述锥形顶面的所述最高点之间的距离在约0.1到0.3nm的范围内。

根据本发明所述的FinFET，其中所述鳍片的非平坦部分的所述顶面和所述锥形顶面的最高点之间的距离在约100到200nm的范围内。

根据本发明所述的FinFET还包括：应变材料，在所述鳍片的所述凹陷部分上方，其中所述应变材料具有基本平坦的表面。

在又一个实施例中，制造鳍片场效应晶体管(FinFET)的方法包括提供具有第一绝缘区域和第二绝缘区域(各自具有顶面)的基板，以及位于第一和第二绝缘区域之间的鳍片，其中第一和第二绝缘区域的顶面在鳍片的顶面下方；在一部鳍片上和在一部分第一和第二绝缘区域上形成栅极堆叠；凹陷一部分未被栅极堆叠覆盖的鳍片从而形成鳍片的位于第一和第二绝缘区域的顶面下方的凹陷部分；蚀刻未被栅极堆叠覆盖的第一和第二绝缘区域的顶面的拐角从而形成第一和第二绝缘区域的锥形顶面；然后在鳍片的凹陷部分和第一以及第二绝缘区域的锥形顶面上选择性地生长应变材料。

根据本发明所述的方法，其中所述应变材料生长为具有基本平坦的表面。

根据本发明所述的方法，其中使用湿法蚀刻工艺蚀刻未被所述栅极堆叠覆盖的所述第一和第二绝缘区域的所述顶面的拐角。

根据本发明所述的方法，其中所述湿法蚀刻工艺包括在含有HF的溶液中蚀刻未被所述栅极堆叠覆盖的所述第一和第二绝缘区域的所述顶面的拐角。

根据本发明所述的方法，其中使用非偏干蚀刻工艺蚀刻未被所述栅极堆叠覆盖的所述第一和第二绝缘区域的所述顶面的拐角。

根据本发明所述的方法，其中使用CHF₃作为蚀刻气体实施所述非偏干蚀刻工艺。

根据本发明所述的方法，其中使用BF₃作为蚀刻气体实施所述非偏干蚀刻工艺。

以下参考附图的实施例给出了详细描述。

附图说明