[发明专利]延迟元件及数字控制振荡器

权利要求书

1.一种延迟元件，包含：

一第一反相晶体管对，用以接收一输入信号；

一第二反相晶体管对，交错耦接该第一反相晶体管对，并由该第一反相晶体管对交错控制；以及

数个延迟单元，分别迭接于该第一反相晶体管对之间以及该第二反相晶体管对之间，用以提供连续的数个信号传递延迟；

其中该输入信号经由该第一反相晶体管对、该第二反相晶体管对与该些延迟单元依序操作而延迟一预设时间，以产生相对应该预设时间的一输出信号。

2.如权利要求1所述的延迟元件，其中该第一反向晶体管对包含：

一第一晶体管，具有一栅极、一漏极以及一源极，该第一晶体管的该栅极电性耦接一输入端，该第一晶体管的该源极电性耦接一相对高电平电压；以及

一第二晶体管，具有一栅极、一漏极以及一源极，该第二晶体管的该栅极电性耦接该输入端，该第二晶体管的该源极电性耦接一相对低电平电压；

其中该第一晶体管为一P型晶体管，该第二晶体管为一N型晶体管。

3.如权利要求2所述的延迟元件，其中该第二反向晶体管对包含：

一第三晶体管，具有一栅极、一漏极以及一源极，该第三晶体管的该栅极电性耦接该第二晶体管的该漏极，该第三晶体管的该源极电性耦接该相对高电平电压；以及

一第四晶体管，具有一栅极、一漏极以及一源极，该第四晶体管的该栅极电性耦接该第一晶体管的该漏极，该第四晶体管的该源极电性耦接该相对低电平电压；

其中该第三晶体管为一P型晶体管，该第四晶体管为一N型晶体管。

4.如权利要求3所述的延迟元件，其中该些延迟单元包含：

一第一迭接晶体管对，迭接于该第一反向晶体管对的该第一晶体管以及该第二晶体管之间，且该第一迭接晶体管对交错耦接该第二反向晶体管对，并由该第二反向晶体管对交错控制；以及

一第二迭接晶体管对，迭接于该第二反向晶体管对的该第三晶体管以及该第四晶体管之间，且该第二迭接晶体管对电性耦接该第一迭接晶体管对以及一输出端，并由该第一迭接晶体管对控制。

5.如权利要求4所述的延迟元件，其中该第一迭接晶体管对包含：

一第五晶体管，具有一栅极、一漏极以及一源极，该第五晶体管的该栅极电性耦接该第四晶体管的该漏极，该第五晶体管的该源极电性耦接该第一晶体管的该漏极以及该第四晶体管的该栅极；以及

一第六晶体管，具有一栅极、一漏极以及一源极，该第六晶体管的该栅极电性耦接该第三晶体管的该漏极，该第六晶体管的该漏极电性耦接该第五晶体管的该漏极，该第六晶体管的该源极电性耦接该第二晶体管的该漏极以及该第三晶体管的该栅极；

其中该第五晶体管为一P型晶体管，该第六晶体管为一N型晶体管。

6.如权利要求5所述的延迟元件，其中该第二迭接晶体管对包含：

一第七晶体管，具有一栅极、一漏极以及一源极，该第七晶体管的该栅极电性耦接该第五晶体管以及该第六晶体管的该漏极，该第七晶体管的该漏极电性耦接该输出端，该第七晶体管的该源极电性耦接该第三晶体管的该漏极以及该第六晶体管的该栅极；以及

一第八晶体管，具有一栅极、一漏极以及一源极，该第八晶体管的该栅极电性耦接该第七晶体管的该栅极、该第五晶体管的该漏极以及该第六晶体管的该漏极，该第八晶体管的该漏极电性耦接该第七晶体管的该漏极以及该输出端，该第八晶体管的该源极电性耦接该第四晶体管的该漏极以及该第五晶体管的该栅极；

其中该第七晶体管为一P型晶体管，该第八晶体管为一N型晶体管。

7.如权利要求6所述的延迟元件，更包含：

一旁路单元，并联耦接该些迭接晶体管对，透过切换该旁路单元至导通状态，以排除该些迭接晶体管对中该P型晶体管以及该N型晶体管的储存电荷。

8.如权利要求7所述的延迟元件，其中该旁路单元包含数个旁路晶体管，该些旁路晶体管以并联方式或迭接方式相互耦接。