[发明专利]嵌埋电子组件的封装结构及其制法

说明书

技术领域

本发明涉及一种封装结构，尤指一种嵌埋电子组件的封装结构及其制法。

背景技术

随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，而为满足封装结构高积集度(Integration)以及微型化(Miniaturization)的封装需求，封装形式遂发展出打线式(Wire bonding)或覆晶式(Flip Chip)封装形态，其主要通过将芯片借由金线电性连接导线架、或将芯片借由焊锡凸块电性连接封装基板。

如图1所示，其为一现有覆晶式封装结构的剖面图，该封装结构1包括：一封装基板10，其具有覆晶面10a与植球面10b，该覆晶面10a上具有焊锡凸块100；芯片11，其借由锡球110对应覆晶结合于该焊锡凸块100上；以及焊球16，其形成于该植球面10b上。

然，现有覆晶封装结构1中，该封装基板10的线路为微小等级，使该芯片11的锡球110的间距无法缩小，而使该封装结构1难以满足微型化的需求。

此外，于覆晶制程中，该封装基板10需形成焊锡凸块100，且该芯片11需形成锡球110，使得当封装结构1作用时，该芯片11与封装基板10之间的讯号传输路径过长，且传输时需经过不同介质(焊锡凸块100与锡球110)，因而导致讯号容易损失。

因此，如何克服上述现有技术中的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的缺失，本发明的主要目的在于提供一种嵌埋电子组件的封装结构及其制法，可缩短该芯片与承载板之间的讯号传输路径，有效避免讯号损失。

本发明所提供的嵌埋电子组件的封装结构包括：承载板，其具有开口与金属层，且令该金属层覆盖于该开口的一端；芯片，其收纳于该开口中，且具有相对的作用面与非作用面，该作用面上具有多个电极垫，且各该电极垫上具有焊锡凸块，而该非作用面接置于该金属层上；介电层，其覆于该承载板及芯片上且包覆该焊锡凸块，并填入该芯片与该开口壁面之间，又该介电层具有多个通孔，以对应外露该焊锡凸块；线路层，其设于该介电层上，且具有多个电性接触垫；绝缘保护层，其敷设于该介电层与线路层上，且具有多个第一开孔，令该第一开孔连通该通孔而外露该焊锡凸块；以及焊锡材，其填充于该第一开孔与该通孔中，以电性连接该线路层与该焊锡凸块。

前述的封装基板中，该绝缘保护层还具有多个第二开孔，令该些电性接触垫对应外露各该第二开孔，以供设置焊球。

本发明还提供一种嵌埋电子组件的封装结构，其包括：承载板，其具有开口与金属层，且令该金属层覆盖于该开口的一端；芯片，其收纳于该开口中，且具有相对的作用面与非作用面，该作用面上具有多个电极垫，且各该电极垫上具有焊锡凸块，而该非作用面接置于该金属层上；介电层，其覆于该承载板及芯片上且包覆该焊锡凸块，并填入该芯片与该开口壁面之间；线路层，其设于该介电层上，且具有多个电性接触垫及位于该介电层中并电性连接该焊锡凸块的导电盲孔；以及绝缘保护层，其敷设于该介电层与线路层上，且具有多个开孔，以令该电性接触垫对应外露于各该开孔中。

前述的两种封装基板中，该金属层可为铜层。

由上可知，本发明嵌埋电子组件的封装结构，其借由将芯片收纳于该承载板的开口中，使该焊锡材或导电盲孔可电性连接该线路层与该芯片上的焊锡凸块，以缩短该芯片与承载板之间的讯号传输路径，且传输时经过相同介质，所以可避免讯号损失。

此外，因该芯片嵌埋于该承载板中，所以该导电盲孔或焊锡材的间距可配合该芯片上的焊锡凸块的间距，使该焊锡凸块的间距可依需求而缩小，且该线路层之间的间距也可一并缩小，因而可满足微型化的需求。

另外，本发明还提供一种嵌埋电子组件的封装结构的制法，如后所述。

附图说明

图1为现有覆晶式封装结构的剖面图；

图2A至图2G为本发明嵌埋电子组件的封装结构的制法的剖面示意图；其中，图2F’及图2G’为图2F及图2G的另一实施例；以及

图3A至图3C为本发明嵌埋电子组件的封装结构的制法的另一实施例的剖面示意图。

主要组件符号说明

1           封装结构

10          封装基板

10a         覆晶面

10b         植球面

100、211    焊锡凸块

11、21      芯片

110         锡球

16、26、26  焊球

20          承载板