[发明专利]一种半导体结构及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构及其制造方法。

背景技术

在半导体技术中，围绕如何实现全耗尽型器件的整体构思，研发的重心转向立体型器件结构。立体型器件结构是指在绝缘体上硅(Silicon-On-Insulator，SOI)上形成FinFET，包括在硅鳍片(Fin)的中间形成的沟道区、在硅鳍片的侧壁形成的栅极以及在硅鳍片两端形成的源/漏区。

当前，立体型器件结构已出现双鳍结构，即，在半导体衬底上形成两个并行的鳍型沟道(鳍片)，在每个鳍型沟道的两端分别接有各自的源/漏区，每个鳍型沟道的外侧侧壁具有各自的栅极，从而以两个并行的鳍型沟道为基础形成两个半导体器件。

在半导体器件中，阈值电压是一个很重要的电性参数，是使源极和漏极之间形成导电沟道所需的栅极电压。阈值电压随物理条件的变化会产生飘移，其中，随物理条件的变化产生的飘移越小，则半导体器件的性能就可靠。

因此，亟需提出一种半导体结构及其制造方法，可以有效地调整双鳍型半导体器件的阈值电压，提高双鳍型半导体器件的性能。

发明内容

本发明提供了一种半导体结构及其制造方法，可以有效地调整双鳍型半导体器件的阈值电压，提高双鳍型半导体器件的性能。

根据本发明的一个方面，本发明提供了一种半导体结构的制造方法，该方法包括：

a)提供衬底，在该衬底上形成并行两个半导体鳍片、以及用于形成源/漏区的源/漏结构，其中，该源/漏结构分别与所述两个半导体鳍片的两端相连接；

b)形成栅介质层以覆盖所述衬底、所述两个半导体鳍片以及所述源/漏结构；

c)形成相互分离的第一栅极、第二栅极以及第三栅极，其中，所述第一栅极和第二栅极分别位于所述两个半导体鳍片背离的外侧侧壁上，所述第三栅极位于所述两个半导体鳍片相邻的内侧侧壁之间；

d)在所述源/漏结构中形成源/漏区。

根据本发明的另一个方面，本发明还提供了一种半导体结构，该半导体结构包括：

衬底，包括半导体层以及位于该半导体层之上的绝缘层；

两个半导体鳍片，并行地位于该衬底之上；

源/漏区，位于分别与所述两个半导体鳍片两端相连接的源/漏结构内；

第一栅极和第二栅极，分别位于所述两个半导体鳍片背离的外侧侧壁上；

第三栅极，位于所述两个半导体鳍片相邻的内侧侧壁之间；以及

栅介质层，位于所述第一栅极、第二栅极、第三栅极与所述两个半导体鳍片之间。

与现有技术相比，采用本发明提供的技术方案具有如下优点：在所述两个半导体鳍片相邻的内侧侧壁之间形成了第三栅极，可以用于有效地调整双鳍型半导体器件的阈值电压，提高双鳍型半导体器件的性能。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显。

图1为根据本发明的半导体结构制造方法的流程图；

图2(a)、图2(b)和图2(c)分别为根据本发明一个实施例的绝缘体上硅衬底的立体示意图、俯视示意图以及沿剖线AA’的剖视示意图；

图3(a)、图3(b)和图3(c)分别为根据本发明一个实施例按照图1所示流程形成并行的半导体鳍片后的立体示意图、俯视示意图以及沿剖线AA’的剖视示意图；

图4(a)、图4(b)和图4(c)分别为根据本发明一个实施例按照图1所示流程形成栅介质层后的立体示意图、俯视示意图以及沿剖线AA’的剖视示意图；

图5(a)、图5(b)和图5(c)分别为根据本发明一个实施例按照图1所示流程形成栅极材料层后的立体示意图、俯视示意图以及沿剖线AA’的剖视示意图；以及

图6(a)、图6(b)和图6(c)分别为根据本发明一个实施例按照图1所示流程形成三栅后的立体示意图、俯视示意图以及沿剖线AA’的剖视示意图。

附图中相同或相似的附图标记代表相同或相似的部件。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。