[发明专利]半导体器件无效
申请号: | 201110300927.3 | 申请日: | 2011-09-29 |
公开(公告)号: | CN102446899A | 公开(公告)日: | 2012-05-09 |
发明(设计)人: | 大沼卓司;日高宪一;高冈洋道;窪田吉孝;津田浩嗣;石毛清一 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L23/525 | 分类号: | H01L23/525;H01L27/10 |
代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 孙志湧;穆德骏 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 | ||
相关申请的交叉引用
2010年10月1日提交的日本专利申请No.2010-224193的公开,包括说明书、附图和摘要,全部作为参考并入这里。
技术领域
本发明涉及一种包括反熔丝作为存储器件的半导体器件。
背景技术
一种类型的存储器件是不能重写的非易失性存储器(OTP:一次可编程器件)。OTP器件典型地被已知为下述存储器件类型,其具有电传导路径(熔丝),该电传导路径由与栅电极相同的材料(例如多晶硅)或与布线相同的材料(例如铜或铝)制成且由于熔融或电子迁移而断裂。
近年来,对于OTP器件存在着需求,很难对该OTP器件的内部写入信息进行分析。包含断裂或烧断的熔丝的存储器件类型具有如下问题,诸如图像处理的方法可以很容易分析熔丝是否断裂,从而能够分析器件中写入的信息,对于在Greg Uhlmann等人中描述的实例,“A Commercial Field-Programmable Dense eFUSE Array Memory with99.999% Sense Yield for 45nm SOI CMOS”2008 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE,SESSION 22,22.4。
近年来,已经开发了反熔丝型存储器件作为OTP器件。这种反熔丝型存储器件(例如参见日本专利No.4410101和日本未审查专利公布No.2009-290189)通过将比击穿电压高的电压施加到诸如栅极绝缘膜的绝缘体(电介质)膜或MIM电容器以破坏绝缘来写信息。在设定适当的用于破坏膜的条件之后破坏其栅极绝缘膜的反熔丝型存储器件中不能够进行用例如通过图像处理的分析。
发明内容
然而,即使对于反熔丝型存储器件,也可以利用例如电压对比方法的技术来分析电极(例如栅电极)上电荷积聚的存在,以分析器件中写入的信息。能够分析这些反熔丝型存储器件并且能够读取他们的信息的原因如下。如果绝缘体膜(例如栅极绝缘膜)没有被破坏,那么当电荷辐射到耦合到电极的布线中时,这些电荷积聚在电极上。然而如果绝缘体膜已经被破坏,那么辐射到耦合到电极的布线中的电荷通过绝缘体膜逃逸到下层(例如衬底)。因此,利用分析是否在电极上存在电荷积聚的技术,可以分析写入存储器件的信息。
根据本发明的一方面,提供一种半导体器件,包括:反熔丝,其由栅极绝缘膜,栅电极和第一扩散层构成;第二扩散层,其与第一扩散层的导电类型相同,且通过器件隔离膜与第一扩散层隔离;栅极布线,其与栅电极集成为一体,并且在器件隔离膜上延伸;和公共接触,其将栅极布线耦合到第二扩散层,且其中第二扩散层仅耦合到公共接触。
在反熔丝中写入信息会破坏栅极绝缘膜的绝缘性。因此,反熔丝的栅电极耦合到衬底。换句话说,当信息已经写入反熔丝时,与第一扩散层的半导体导电类型相同的栅电极,用作相对衬底的二极管。然而,在本发明中,反熔丝的栅电极通过栅极布线和公共接触耦合到第二扩散层。换句话说,反熔丝的栅电极通过栅极布线、公共接触和第二扩散层恒定地构造成相对衬底的二极管。第二扩散层与第一扩散层的导电类型相同。因此,如果限于用来分析电极(例如栅电极)上是否存在电荷积聚的技术,那么本发明的结构将总是表现为与反熔丝写入有信息时相同的状态。因此,本发明能够提供一种即使利用分析是否在电极上存在电荷积聚的技术也不能分析其写入信息的半导体器件。
如果第二扩散层耦合到其它布线,那么反熔丝的栅电极就通过公共接触和第二扩散层耦合到其它布线。在这种情况下,存在即使电压施加到反熔丝以写入信息时反熔丝的栅极绝缘膜也不会被破坏的可能性。然而在本发明中,第二扩散层仅耦合到公共接触,从而半导体器件处于浮置状态。因此,即使已经提供了公共接触和第二扩散层,本发明的结构也能够抑制在反熔丝中出现写入缺陷。
因此,本发明提供一种即使利用分析在电极上是否存在电荷积聚的技术也不能分析其写入信息的半导体器件。
附图说明
图1是示出第一实施例的半导体器件的结构的平面图;
图2是示出沿着图1中的线A-A’的截面的一部分的图;
图3是示出沿着图1中的线B-B’的截面的一部分的图;
图4是示出写入反熔丝之后的状态的沿着线A-A’的横截面图;
图5是示出图1的修改的平面图;
图6是用来描述第二实施例的半导体器件的结构的沿着线B-B’的横截面图;
图7是示出第三实施例的半导体器件的结构的平面图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110300927.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种烧烤调料
- 下一篇:盘检验方法和盘检验装置