[发明专利]金属氧化物半导体元件及其制造方法

说明书

技术领域

本发明是有关于一种半导体技术，且特别是有关于一种金属氧化物半导体(Metal Oxide Semiconductor，MOS)元件与制造该金属氧化物半导体元件的方法。

背景技术

金属氧化物半导体元件，例如是晶体管及相似结构的存储单元一般已知具有如图1所绘示的构造。在图1中所绘示的金属氧化物半导体元件为N型金属氧化物半导体元件，称作NMOS元件100。NMOS元件100形成于半导体衬底102上，半导体衬底102例如是硅晶圆。P阱区(P-well)104形成于衬底102上，视为NMOS元件的本体及有源区。P阱区104可通过熟知的注入工艺形成，例如是硼(B)离子的注入，作为P型杂质。NMOS元件100包括扩散区106及108，扩散区106及108可分别作为源极与漏极。NMOS元件100包括栅极结构，栅极结构包括栅极氧化层110及多晶硅栅极112。栅极氧化层110一般透过热氧化工艺形成于衬底102的上表面，接着透过沉积工艺沉积多晶硅为栅极112。栅极氧化层110与栅极112可接着透过图案化氧化层与多晶硅层而形成，例如是使用光刻工艺。在某些实施例中，栅极结构可在扩散区106及108之前形成，使栅极可用于协助扩散区106及108的对准。

接着，形成层间介电(interlevel dielectric，ILD)结构116，用以电性绝缘NMOS元件100的各种结构。施行熟知的后段工艺(back-end-of-line，BEOL)，该后段工艺将包括贯孔与导电线路的制造，导电线路包括源极互联机118、漏极互联机120与栅极互联机122。

对例如是NMOS元件100的元件而言，设计目标常需要同时存在高电压与低电压限制。这些同时存在的目标常常是矛盾的。举例来说，伴随高结崩溃(junction breakdown)特性与高冲穿(punch-through)特性的高电压晶体管可预期的传送相对高的电压。然而，为了有效地从漏极至源极通过高电压而没有明显的压降，晶体管较佳地应该具有低通道电阻。这些矛盾的高电压需求有时会在使用具有长通道长度的晶体管中遇到。然而，随着科技趋势，更短的通道是期望的，因此增加了叠层高电压晶体管的困难度，高电压晶体管例如是具有合适的导通电阻(on-resistance)及崩溃电压(break-down voltage，BVD)程度的NMOS元件100。

发明内容

有鉴于此，本发明提供了一种半导体元件，包括第一导电型的阱、栅极电极、第一注入区、第二注入区、源极扩散区以及漏极扩散区。第一导电型的阱形成于衬底中，栅极电极形成于阱之上。第一注入区形成于阱中且自栅极电极下方延伸，具有第一导电型。第二注入区形成于阱中且自栅极电极下方延伸，具有第二导电型。第二注入区透过栅极电极下的通道区与第一注入区分离。源极扩散区形成于第一注入区中，具有第二导电型。漏极扩散区形成于第二注入区中，具有第二导电型，且相较于第二注入区具有较高的掺杂浓度。

于一实施例中，更包括第三注入区，第三注入区介于源极扩散区与第一注入区之间。

于一实施例中，第三注入区具有与源极扩散区相同的第二导电型。

于一实施例中，第三注入区相较于源极扩散区具有较低的掺杂浓度。

于一实施例中，更包括第四注入区，第四注入区介于漏极扩散区与第二注入区之间。

于一实施例中，第四注入区具有与漏极扩散区相同的第二导电型。

于一实施例中，第四注入区相较于源极扩散区具有较低的掺杂浓度。

于一实施例中，第四注入区相较于第二注入区具有较高的掺杂浓度。

于一实施例中，第二注入区相较于漏极扩散区具有较低的掺杂浓度。

于一实施例中，第一导电型为P型，且第二导电型为N型。

于一实施例中，第一导电型为N型，且第二导电型为P型。

本发明还提供了一种制造半导体元件的方法，包括形成第一导电型的阱于衬底中，形成栅极电极于阱之上，形成第一注入区于阱中，第一注入区自栅极电极下方延伸，第一注入区具有第一导电型，形成第二注入区于阱中，第二注入区自栅极电极下方延伸，第二注入区具有第二导电型，且第二注入区透过栅极电极下方的通道区与第一注入区分离，形成源极扩散区于第一注入区中，源极扩散区具有第二导电型，以及形成漏极扩散区于第二注入区中，漏极扩散区具有第二导电型，且相较于第二注入区具有较高的掺杂浓度。

于一实施例中，更包括形成第三注入区于第一注入区中，其中源极扩散区的形成包括形成源极扩散区，使第三注入区介于源极扩散区与第一注入区。