[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及半导体器件及其制造方法。

背景技术

相变存储器(phase-change memory，PCM)，诸如相变随机存取存储器(PCRAM)，是一种新兴的非易失性存储器。预期其具有高的存储密度、高的耐久性、可快速写入和读取；并具有低的驱动电流。

图1示出了基于现有的主流逻辑工艺制程已经开发出来的具有70nm的掩埋式电极接触(BEC)尺寸的PCRAM器件的存储单元100。如图1所示，存储单元100具有第一绝缘层107，在第一绝缘层107中形成有下部通孔(via)，该下部通孔包括衬垫(liner)103和金属塞105。衬垫103可以由例如钛的氮化物(TiN)形成，而嵌入在衬垫中的金属塞105可以由例如铜、铝、钨、镍、或任何其他的金属、或者其合金或叠层等形成。下部通孔与形成在第二绝缘层109中的相变材料层(或者，更形象地称之为相变材料岛))113接触，并作为用于相变材料层113的一个电极。在相变材料层上存在第二电极115，所述第二电极115可以是例如布线、通孔等。还形成了第三绝缘层111以覆盖所述第二电极115。

如图1中的双箭头线所示的，BEC具有约70nm的关键尺寸(宽度或者直径)。而对于当前主流的接触件工艺流程(例如，关键尺寸为180nm和130nm的通孔工艺流程)，不能或者难以通过光刻和刻蚀直接限定形成约70nm的BEC。而如果利用更先进的例如70nm的通孔工艺流程，则存在设备昂贵、成本高、产率低等缺点。

另外，小的电极接触面积将有益于降低接触面积和驱动电流。

针对现有技术中的上述问题，本发明提出了新颖的半导体器件及其制造方法

发明内容

本发明目的之一在于提供一种低电流相变半导体器件。

本发明目的之一在于减小半导体器件中电极和相变材料的接触面积，并从而降低驱动电流。

本发明另一目的在于提供新颖的半导体器件及其制造方法。

本发明的又一目的在于降低对用于形成半导体器件的工艺的要求，使得能够以简单的工艺低成本制造半导体器件。

根据本发明一个方面，提供了一种半导体器件，包括：嵌于绝缘材料中的第一相变材料岛；以及与所述第一相变材料岛横向地接触的第一电极。

优选地，在该第一电极与所述第一相变材料岛的接触面处，所述第一电极的宽度(b)小于所述第一相变材料岛在该宽度方向上的尺寸(c)。

优选地，在该第一电极与所述第一相变材料岛接触面处，所述第一电极的厚度(a)小于所述第一电极的宽度(b)。

优选地，所述半导体器件进一步包括：与所述第一电极电连接的第一通孔，所述第一通孔包括衬垫和金属塞。

优选地，所述第一电极和与该第一电极连接的第一通孔的衬垫一起由相同材料的连续的层形成。

优选地，所述第一电极由钛的氮化物、钽的氮化物、或钛形成。

优选地，所述第一电极是扁平的条形导电体。

优选地，所述半导体器件还包括与所述第一相变材料岛接触的第二电极。

优选地，所述半导体器件进一步包括：与所述第二电极电连接的第二通孔。

优选地，所述第二电极与所述第一相变材料岛横向地接触。

优选地，所述第二电极由钛的氮化物、钽的氮化物、或钛形成。

优选地，在所述第一电极和第二电极与所述第一相变材料岛接触面处，所述第二电极的宽度(b)小于所述第一相变材料岛在该宽度方向上的尺寸(c)。

优选地，在所述第二电极与所述第一相变材料岛接触面处，所述第二电极的厚度(a)小于所述第二电极的宽度(b)。

优选地，所述第二电极是扁平的条形导电体。

优选地，所述第一电极和所述第二电极以及与所述第一电极连接的第一通孔的衬垫一起由相同材料的连续的层形成。

优选地，所述第二电极接触并覆盖所述第一相变材料岛的上表面。

优选地，所述半导体器件还包括与所述第二电极电连接的第二通孔，所述第二通孔位于所述第二电极上。

优选地，所述第二电极延伸超出所述第一相变材料岛的上表面的边缘，并且所述第二通孔位于所述第二电极的延伸超出所述第一相变材料岛的上表面的边缘的部分上。

优选地，所述第二通孔和与所述第一电极电连接的第一通孔在纵向上基本对准。