[发明专利]半导体制作工艺

说明书

技术领域

本发明涉及一种半导体制作工艺，特别是涉及一种采用热处理制作工艺，以使鳍状结构的侧壁更平整的半导体制作工艺。

背景技术

随着半导体元件尺寸的缩小，维持小尺寸半导体元件的效能是目前业界的主要目标。为了提高半导体元件的效能，目前已逐渐发展出各种鳍状场效晶体管元件(Fin-shaped field effect transistor，FinFET)。鳍状场效晶体管元件包含以下几项优点。首先，鳍状场效晶体管元件的制作工艺能与传统的逻辑元件制作工艺整合，因此具有相当的制作工艺相容性；其次，由于鳍状结构的立体形状增加了栅极与单晶硅的接触面积，因此可增加栅极对于通道区域电荷的控制，从而降低小尺寸元件带来的漏极引发的能带降低(Drain Induced Barrier Lowering，DIBL)效应以及短通道效应(short channel effect)；此外，由于同样长度的栅极具有更大的通道宽度，因此也可增加源极与漏极间的电流量。

详细而言，鳍状场效晶体管元件中的鳍状结构的形成方法：一般以进行一蚀刻光刻制作工艺，图案化于基底上的掩模层。再将图案化的掩模层作为硬掩模以将图案转移至基底，而于基底上形成至少一鳍状结构。然而，以蚀刻光刻制作工艺所形成的鳍状结构的侧壁，其表面不平整并具有许多蚀刻所造成的缺陷，而导致品质不佳的通道区域且后续欲形成于其上的介层无法紧密覆盖，因而降低形成于其上的半导体结构的电性品质。

发明内容

本发明的目的在于提供一种半导体制作工艺，其进行一热处理制作工艺(尤其是一大于1200℃的热处理制作工艺)，以于鳍状结构的侧壁形成一熔融层，以使鳍状结构的侧壁更平整。

本发明提供一种半导体制作工艺，包含有下述步骤。首先，提供一基底。接着，形成至少一鳍状结构于基底上及一氧化层于鳍状结构以外的基底上。而后，进行一热处理制作工艺，以使至少部分鳍状结构的侧壁形成一熔融层。

本发明提供一种半导体制作工艺，包含下述步骤。首先，提供一块状基底。接着，形成一掩模层于块状基底上。接续，图案化掩模层并以掩模层为一硬掩模，形成至少一鳍状结构。续之，形成一氧化层于鳍状结构以外的块状基底上。其后，进行一大于1200℃的热处理制作工艺，以使至少部分鳍状结构的侧壁形成一熔融层。

本发明提供一种半导体制作工艺，包含下述步骤。首先，提供一硅覆绝缘基底，包含一硅基底、一底氧化层位于硅基底上以及一硅层位于底氧化层上。接续，形成一掩模层于硅层上。续之，进行一蚀刻光刻制作工艺，以图案化掩模层并以掩模层为一硬掩模，以使硅层形成至少一鳍状结构，同时暴露出部分底氧化层，于鳍状结构以外的硅覆绝缘基底上。之后，进行一大于1200℃的热处理制作工艺，以使至少部分鳍状结构的侧壁形成一熔融层。

基于上述，本发明提供一种半导体制作工艺，其可通过进行一热处理制作工艺(特别是大于1200℃的热处理制作工艺)，以使鳍状结构的侧壁形成一熔融层。如此，本发明可修复鳍状结构侧壁表面的缺陷并使其再结晶，以解决图案化鳍状结构时，鳍状结构的侧壁表面产生不平整的问题。

附图说明

图1-图5、图8-图9为本发明一实施例的半导体制作工艺的剖面示意图；

图6-图7为本发明一实施例的半导体制作工艺的剖面示意图；

图10-图11为本发明一实施例的半导体制作工艺的剖面示意图。

主要元件符号说明

20：掩模层

22：垫氧化层

24：氮化层

110、210：基底

120、220：鳍状结构

122、222：熔融层

130：氧化层

140：栅极结构

142：介电层

144：电极层

212：硅基底

214：底氧化层

216：硅层

P1：退火制作工艺

P2：热处理制作工艺

R：圆角

S1、S2：侧壁表面

具体实施方式