[发明专利]静电放电保护装置

权利要求书

1.一种静电放电保护装置，电性连接在一焊垫与一内部电路之间，其中该内部电路通过该焊垫接收一输入信号，其特征在于该静电放电保护装置包括：

一电容；

一第一电阻，与该电容串接在该焊垫与一接地端之间；

一NMOS晶体管，其中该NMOS晶体管的漏极电性连接该焊垫，该NMOS晶体管的栅极电性连接该电容与该第一电阻之间的一连接节点，该NMOS晶体管的源极电性连接该接地端；以及

一压降元件，电性连接在该NMOS晶体管的源极与该接地端之间。

2.根据权利要求1所述的静电放电保护装置，其特征在于其中所述的压降元件包括一第一二极管，且该第一二极管的阳极电性连接该NMOS晶体管的源极，该第一二极管的阴极电性连接该接地端。

3.根据权利要求1所述的静电放电保护装置，其特征在于其中所述压降元件包括多个第二二极管，且该些第二二极管串接在该NMOS晶体管的源极与该接地端之间。

4.根据权利要求1所述的静电放电保护装置，其特征在于其中所述的电容与该第一电阻形成一延迟时间，且该输入信号的上升时间大于该延迟时间，该延迟时间大于来自该焊垫的一静电信号的上升时间。

5.一种静电放电保护装置，电性连接在一焊垫与一内部电路之间，其中该内部电路通过该焊垫接收一输入信号，其特征在于该静电放电保护装置包括：

一电容，其第一端电性连接该焊垫；

一第一电阻，其第一端电性连接该电容的第二端，该第一电阻的第二端电性连接至一接地端；

一压降元件；以及

一NMOS晶体管，其中该NMOS晶体管与该压降元件串接在该焊垫与该接地端之间，该NMOS晶体管的栅极电性连接该电容的第二端，该NMOS晶体管的源极电性连接该接地端。

6.根据权利要求5所述的静电放电保护装置，其特征在于其中所述的NMOS晶体管的漏极电性连接该焊垫，该NMOS晶体管的源极通过该压降元件电性连接该接地端。

7.根据权利要求6所述的静电放电保护装置，其特征在于其中所述的压降元件包括一第一二极管，且该第一二极管的阳极电性连接该NMOS晶体管的源极，该第一二极管的阴极电性连接该接地端。

8.根据权利要求6所述的静电放电保护装置，其特征在于其中所述的压降元件包括多个第二二极管，且该些第二二极管串接在该NMOS晶体管的源极与该接地端之间。

9.根据权利要求6所述的静电放电保护装置，其特征在于其中所述的压降元件包括一第二电阻，且该第二电阻的第一端电性连接该NMOS晶体管的源极，该第二电阻的第二端电性连接该接地端，其中该第一电阻的电阻值比该第二电阻的电阻值大100倍以上。

10.根据权利要求5所述的静电放电保护装置，其特征在于其中所述的压降元件的第一端电性连接该焊垫，该压降元件的第二端电性连接该NMOS晶体管的漏极，且该NMOS晶体管的源极电性连接至该接地端。

11.根据权利要求10所述的静电放电保护装置，其特征在于其中所述的压降元件包括一第三二极管，该第三二极管的阳极电性连接该焊垫，该第三二极管的阴极电性连接该NMOS晶体管的漏极。

12.根据权利要求10所述的静电放电保护装置，其特征在于其中所述的压降元件包括多个第四二极管，该些第四二极管串接在该焊垫与该NMOS晶体管的漏极之间。

13.根据权利要求10所述的静电放电保护装置，其特征在于其中所述的压降元件包括一第三电阻，且该第三电阻的第一端电性连接该焊垫，该第三电阻的第二端电性连接该NMOS晶体管的漏极，其中该第一电阻的电阻值比该第三电阻的电阻值大100倍以上。

14.根据权利要求5所述的静电放电保护装置，其特征在于其中所述电容与该第一电阻形成一延迟时间，且该输入信号的上升时间大于该延迟时间，该延迟时间大于来自该焊垫的一静电信号的上升时间。