[发明专利]一种绝热多米诺电路及绝热多米诺三值与门电路

说明书

技术领域

本发明涉及一种三值与门电路，尤其是涉及一种绝热多米诺电路及绝热多米诺三值与门电路。

背景技术

随着电路集成度不断提高，功耗问题已经成为集成电路发展的瓶颈，降低电路的功耗已经成为芯片设计首要考虑的目标之一。在诸多实现低功耗的方法中，采用交流脉冲电源的绝热电路改变了传统电路的能量消耗方式，使得能量由电源→电容→电源循环利用，显著提高了能量利用率，极大地降低了电路功耗，已经成为低功耗研究的热点；传统静态CMOS电路由P逻辑电路和N逻辑电路构成，如图1所示，占用了较大的面积且速度较慢，而多米诺电路中只保留P逻辑电路或N逻辑电路，如图2所示，因此具有速度快、面积小的优点，被广泛应用于高速数字电路的设计中；在相同参数及环境下多米诺电路比普通静态CMOS电路快15%-20%，而且面积更小、信息密度更高。由于多值电路也具有高信息密度的特点，因此将多米诺电路与多值电路结合可以进一步提高电路的信息密度。鉴此，对绝热电路、多米诺电路及多值电路的研究具有现实意义。

发明内容

本发明所要解决的一个技术问题是提供一种低功耗，可靠性高的绝热多米诺电路。

本发明所要解决的另一个技术问题是提供一种低功耗、高速度、高信息密度的绝热多米诺三值与门电路。

本发明解决上述第一个技术问题所采用的技术方案为：一种绝热多米诺电路，包括第一PMOS管、第一NMOS管、延时电路和设置于所述的第一PMOS管的源极和所述的第一NMOS管的漏极之间的N逻辑电路，所述的第一PMOS管的源极连接信号输出端，所述的第一PMOS管的栅极和所述的第一NMOS管的栅极并接于钟控时钟信号输入端，所述的第一PMOS管的漏极和所述的第一NMOS管的源极并接于所述的延时电路的输出端，所述的延时电路的输入端与功率时钟信号输入端连接。

所述的延时电路由2n个反相器串联组成，其中n≥1。

本发明解决上述另一个技术问题所采用的技术方案为：一种绝热多米诺三值与门电路，包括第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第二PMOS管、第三PMOS管、第四PMOS管和延时电路，所述的第二NMOS管的源极、所述的第三NMOS管的源极、所述的第四NMOS管的源极、所述的第六NMOS管的源极、所述的第八NMOS管的源极、所述的第十NMOS管的源极和所述的第十二NMOS管的漏极连接，所述的第二NMOS管的漏极、所述的第三NMOS管的漏极和所述的第二PMOS管的源极连接，所述的第二PMOS管的源极连接第一互补信号输出端，所述的第五NMOS管的源极和所述的第四NMOS管的漏极连接，所述的第七NMOS管的源极和所述的第六NMOS管的漏极连接，所述的第九NMOS管的源极和所述的第八NMOS管的漏极连接，所述的第五NMOS管的漏极、所述的第七NMOS管的漏极、所述的第九NMOS管的漏极和所述的第三PMOS管的源极连接，所述的第三PMOS管的源极连接第二互补信号输出端，所述的第十一NMOS管的源极与所述的第十NMOS管的漏极连接，所述的第十一NMOS管的漏极和所述的第四PMOS管的源极连接，所述的第四PMOS管的源极连接第三互补信号输出端，所述的第二PMOS管的栅极、所述的第三PMOS管的栅极、所述的第四PMOS管的栅极和所述的第十二NMOS管的栅极并接于钟控时钟信号输入端，所述的第二PMOS管的漏极、所述的第三PMOS管的漏极、所述的第四PMOS管的漏极和所述的第十二NMOS管的源极并接于所述的延时电路的输出端，所述的延时电路的输入端与功率时钟信号输入端连接，所述的第二NMOS管的栅极连接第一信号输入端，用于接入外部电路的第一输出端的第一输出信号，所述的第五NMOS管的栅极和所述的第七NMOS管的栅极并接于第二信号输入端，用于接入外部电路的第一输出端的第二输出信号，所述的第九NMOS管的栅极和所述的第十一NMOS管的栅极并接于第三信号输入端，用于接入外部电路的第一输出端的第三输出信号，所述的第三NMOS管的栅极连接第四信号输入端，用于接入外部电路的第二输出端的第一输出信号，所述的第四NMOS管的栅极和所述的第八NMOS管的栅极并接于第五信号输入端，用于接入外部电路的第二输出端的第二输出信号，所述的第六NMOS管的栅极和所述的第十NMOS管的栅极并接于第六信号输入端，用于接入外部电路的第二输出端的第三输出信号。

所述的第一互补信号输出端、所述的第二互补信号输出端和所述的第三互补信号输出端均接有一个反相器。