[发明专利]一种绝热多米诺电路及绝热多米诺三值与门电路

权利要求书

1.一种绝热多米诺电路，包括第一PMOS管、第一NMOS管、延时电路和设置于所述的第一PMOS管的源极和所述的第一NMOS管的漏极之间的N逻辑电路，所述的第一PMOS管的源极连接信号输出端，其特征在于所述的第一PMOS管的栅极和所述的第一NMOS管的栅极并接于钟控时钟信号输入端，所述的第一PMOS管的漏极和所述的第一NMOS管的源极并接于所述的延时电路的输出端，所述的延时电路的输入端与功率时钟信号输入端连接。

2.根据权利要求1所述的一种绝热多米诺电路，其特征在于所述的延时电路由2n个反相器串联组成，其中n≥1。

3.一种绝热多米诺三值与门电路，其特征在于包括第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第二PMOS管、第三PMOS管、第四PMOS管和延时电路，所述的第二NMOS管的源极、所述的第三NMOS管的源极、所述的第四NMOS管的源极、所述的第六NMOS管的源极、所述的第八NMOS管的源极、所述的第十NMOS管的源极和所述的第十二NMOS管的漏极连接，所述的第二NMOS管的漏极、所述的第三NMOS管的漏极和所述的第二PMOS管的源极连接，所述的第二PMOS管的源极连接第一互补信号输出端，所述的第五NMOS管的源极和所述的第四NMOS管的漏极连接，所述的第七NMOS管的源极和所述的第六NMOS管的漏极连接，所述的第九NMOS管的源极和所述的第八NMOS管的漏极连接，所述的第五NMOS管的漏极、所述的第七NMOS管的漏极、所述的第九NMOS管的漏极和所述的第三PMOS管的源极连接，所述的第三PMOS管的源极连接第二互补信号输出端，所述的第十一NMOS管的源极与所述的第十NMOS管的漏极连接，所述的第十一NMOS管的漏极和所述的第四PMOS管的源极连接，所述的第四PMOS管的源极连接第三互补信号输出端，所述的第二PMOS管的栅极、所述的第三PMOS管的栅极、所述的第四PMOS管的栅极和所述的第十二NMOS管的栅极并接于钟控时钟信号输入端，所述的第二PMOS管的漏极、所述的第三PMOS管的漏极、所述的第四PMOS管的漏极和所述的第十二NMOS管的源极并接于所述的延时电路的输出端，所述的延时电路的输入端与功率时钟信号输入端连接，所述的第二NMOS管的栅极连接第一信号输入端，用于接入外部电路的第一输出端的第一输出信号，所述的第五NMOS管的栅极和所述的第七NMOS管的栅极并接于第二信号输入端，用于接入外部电路的第一输出端的第二输出信号，所述的第九NMOS管的栅极和所述的第十一NMOS管的栅极并接于第三信号输入端，用于接入外部电路的第一输出端的第三输出信号，所述的第三NMOS管的栅极连接第四信号输入端，用于接入外部电路的第二输出端的第一输出信号，所述的第四NMOS管的栅极和所述的第八NMOS管的栅极并接于第五信号输入端，用于接入外部电路的第二输出端的第二输出信号，所述的第六NMOS管的栅极和所述的第十NMOS管的栅极并接于第六信号输入端，用于接入外部电路的第二输出端的第三输出信号。

4.根据权利要求3所述的一种绝热多米诺三值与门电路，其特征在于所述的第一互补信号输出端、所述的第二互补信号输出端和所述的第三互补信号输出端均接有一个反相器。

5.根据权利要求3或4所述的一种绝热多米诺三值与门电路，其特征在于所述的延时电路由2n个反相器串联组成，其中n≥1。