[发明专利]一种可减小功耗和芯片面积的数字脉宽调制器电路

说明书

技术领域

本发明属于集成电路设计技术领域，具体涉及一种数字脉宽调制器电路。 

背景技术

在以往的集成电路设计中，模拟控制方法一直主导着该领域。但随着近些年半导体工艺的迅速发展，数字控制技术已经日渐成熟，并广泛应用在自动控制，电源管理等领域。相比传统的模拟控制技术，数字控制技术具有模拟技术无法比拟的优点：开发周期短，高集成度，可编程性，低敏感度等。 

其中，数字脉宽调制技术就是数字控制技术的重要组成部分。以往的数字脉宽调制技术主要分为两大类：一种是利用计数原理来获得所需脉宽调制信号，另外一种利用延迟单元组成的延迟线来获得所需要脉宽调制信号。对于第一种方法，在实现高精度脉宽调制时需要非常高的时钟频率，这在集成电路设计中是难以实现的。对于第二种方法，同样在实现高精度脉宽调制时需要非常多的延迟单元，需要非常大的功耗和芯片面积。 

针对第二种方法，本发明利用延迟单元的上升延迟和下降延迟来分段实现脉宽调制的高位精度和低位精度，并通过数字锁相环来校正上升延迟和下降延迟之间的相位差，使所有的下降沿的延时等于一个上升沿的延时，这样较大程度上减小了所需要的延迟单元的数目，减小功耗和芯片面积。 

发明内容

本发明的目的在于针对传统延迟单元实现的数字脉宽调制器的功耗和面积较大的问题，提供了一种新型的数字脉宽调制器电路，以减小所需要的延迟单元数目，从而减少功耗和芯片面积。 

本发明提出的数字脉宽调制器电路，包括环路振荡器、数字锁相环控制器和脉冲输出电路，其中： 

所述环路振荡器电路中具有2^n/2个数字控制延迟单元和一个反相器，其中n代表输入数字控制位的位数。而传统的数字脉宽调制器则需要2ⁿ个延迟单元。这样节省了（2ⁿ-2^n/2）个延迟单元。其中每个数字控制延迟单元依次首尾相接，最后一个数字控制延迟单元经由一个反相器接回到第一个数字控制延迟单元的输入端，形成一个环路振荡器。

所述的数字锁相环控制器电路由一个D触发器、一个（即第2^n/2+1个）数字控制延迟单元、逻辑判决器、加法器和寄存器组成。其中D触发器检测两个输入信号上升沿的快慢，逻辑判决器根据D触发器的输出给出高或低电平的结果，然后该结果与寄存器中的数字相加，并得到数字锁相环控制器的输出数字控制位。 

所述的脉冲输出电路包括两个2^n/2选1的多路选择器和一个RS触发器。其中，两个多路选择器的输入都连接到环路振荡器的各个输出节点。另两个多路选择器的输出分别连接到RS触发器的输入端，该RS触发器的S端检测信号的上升沿，R端检测信号的下降沿，其中一个多路选择器输出信号的上升沿作为脉冲信号上升沿的触发信号，另一个多路选择器输出信号的下降沿作为脉冲信号下降沿的触发信号。 

本发明提出的数字脉宽调制器利用延迟单元的上升延迟和下降延迟来分段实现脉宽调制的高位精度和低位精度，并通过数字锁相环来校正上升延迟和下降延迟之间的相位差，使所有的下降沿的延时等于一个上升沿的延时，这样较大程度上减小了所需要的延迟单元的数目，达到减小功耗和芯片面积的目的。 

附图说明

图1为本发明的数字脉宽调制器的整体结构框图。 

图2 为延迟单元和脉宽调制信号的输出波形。 

图3为上升延迟和下降延迟的校正时序图。 

具体实施方式

下面结合附图1-3和具体实施方式对本发明做进一步说明。