[发明专利]一种可减小功耗和芯片面积的数字脉宽调制器电路

权利要求书

1.一种可减小功耗和芯片面积的数字脉宽调制器电路，包括环路振荡器、数字锁相环控制器，脉冲输出电路，其特征在于：

所述环路振荡器电路中具有2^n/2个数字控制延迟单元和一个反相器，n代表输入数字控制位的位数；其中，每个数字控制延迟单元依次首尾相接，最后一个数字控制延迟单元经由一个反相器接回到第一个数字控制延迟单元的输入端，形成一个环路振荡器；

所述的数字锁相环控制器电路由一个D触发器、第2^n/2+1个数字控制延迟单元、逻辑判决器、加法器和寄存器组成；其中，D触发器检测两个输入信号上升沿的快慢，逻辑判决器根据D触发器的输出给出高或低电平的结果，然后该结果与寄存器中的数字相加，并得到数字锁相环控制器的输出数字控制位；

所述的脉冲输出电路包括两个2^n/2选1的多路选择器和一个RS触发器；其中，两个多路选择器的输入都连接到环路振荡器的各个输出节点；另两个多路选择器的输出分别连接到RS触发器的输入端，该RS触发器的S端检测信号的上升沿，R端检测信号的下降沿，其中一个多路选择器输出信号的上升沿作为脉冲信号上升沿的触发信号，另一个多路选择器输出信号的下降沿作为脉冲信号下降沿的触发信号。

2.根据权利要求1所述的数字脉宽调制器电路，其特征在于：n=4，即环路振荡器电路有4个数字控制延迟单元：D1—D4，所述的脉冲输出电路包括两个4选1的多路选择器A、B，和一个RS触发器；其中：

数字控制延迟单元D1的输出Q1接数字控制延迟单元D2的输入端，数字控制延迟单元D2的输出Q1接数字控制延迟单元D3的输入端，依次类推，最后一个数字控制延迟单元D4的输出Q4接反相器的输入和第五数字控制延迟单元D5的输入端，反相器的输出Q0接数字控制延迟单元D1的输入端和D触发器的D输入端；第五数字控制延迟单元D5的输出Q5接D触发器的C输入端，D触发器的输出接逻辑判决器的输入端，逻辑判决器的输出和寄存器的输出相加，然后将新的结果存入到寄存器中，同时新的结果作为控制信号反馈到每个数字控制延迟单元中，控制每个数字控制延迟单元的下降沿的延迟时间；数字控制延迟单元D1的输出Q1接多路选择器A的3输入端，数字控制延迟单元D2的输出Q2接多路选择器A的2输入端, 数字控制延迟单元D3的输出Q3接多路选择器A的1输入端，数字控制延迟单元D4的输出Q4接多路选择器A的0输入端；反相器的输出Q0接多路选择器B的0输入端，数字控制延迟单元D1的输出Q1接多路选择器B的1输入端，数字控制延迟单元D2的输出Q2接多路选择器B的2输入端，数字控制延迟单元D3的输出Q3接多路选择器B的3输入端；多路选择器A的输出接RS触发器的S输入端，多路选择器B的输出接RS触发器的负R输入端，RS触发器输出所需要的脉宽调制信号。