[发明专利]阵列基板、液晶显示装置及阵列基板的制造和修复方法

说明书

技术领域

本发明涉及液晶显示领域，更具体的说，涉及一种阵列基板、液晶显示装置及阵列基板的制造和修复方法。 

背景技术

现有技术如图1所示，液晶显示装置包括液晶面板，液晶面板包括阵列基板，所述列基板包括多个薄膜晶体，与薄膜晶体漏极连接的像素电极、与薄膜晶体栅极连接的栅线，与薄膜晶体源极连接的数据线；所述薄膜晶体的栅极和源极交接处(Crossover)，于制程上，交接处形成寄生电容，当电荷不断聚集，容易发生静电放电(ESD)击穿而导致栅线与数据线短路(DGS线不良)，而易发生静电放电击穿的寄生电容没有提供保护措施，由于其位置原因，一旦被击穿便难以修复，可靠性较差，这样可能造成整块液晶面板报废，产生不必要的浪费。发明专利CN200810057694.7公开了一种薄膜晶体管液晶显示器阵列基板的像素结构，该技术方案利用栅线与数据线叠交形成与寄生电容并联的保护电容，利用保护电容间距小于寄生电容，造成耐压小于寄生电容的特性，在发生静电放电(ESD)的时候会先击穿保护电容，从而保护了寄生电容。该技术方案解决了寄生电容静电击穿的问题，但也存在一些问题，在五次掩膜工艺生产的阵列基板中，栅线位于底层，其上面依次存在第一绝缘层、数据线和第二绝缘层，一旦保护电容被击穿，修复难度比较大。 

发明内容

本发明所要解决的技术问题是提供一种设有低成本、修复方便的保护电容的阵列基板、液晶显示装置及阵列基板的制造和修复方法。 

本发明的目的是通过以下技术方案来实现的： 

一种薄膜晶体管液晶显示器阵列基板，其包括像素电极、栅线和数据线，所述栅线和数据线交叠处形成一寄生电容；所述数据线还设置有分支 部，所述分支部与所述栅线叠交形成与所述寄生电容并联的保护电容，所述保护电容的耐压小于所述寄生电容。 

优选的，所述保护电容两电极之间的间距小于所述寄生电容两电极之间的间距。一种保护电容耐压小于寄生电容的实施方式，缩短电容两电极之间的间距可以降低耐压。 

优选的，所述保护电容与寄生电容形成于同一栅线上。栅线不产生分支部，完全由相应的数据线的分支部延伸出来，与所述栅线交叠形成保护电容，这样工艺简单。 

优选的，所述保护电容两电极的正对面积大于所述寄生电容两电极的正对面积。另外一种保护电容耐压小于寄生电容的实施方式，增大电容两电极之间的正对面积可以降低耐压。 

优选的，所述保护电容两电极的正对面积大于所述寄生电容两电极的正对面积；所述保护电容两电极之间的间距小于所述寄生电容两电极之间的间距。增大电容两电极之间的正对面积的技术方案在基于五次掩膜工艺制造的薄膜晶体管液晶显示器阵列基板上的应用。 

优选的，所述保护电容两电极之间的间距等于所述寄生电容两电极之间的间距。增大电容两电极之间的正对面积的技术方案在基于四次掩膜工艺制造的薄膜晶体管液晶显示器阵列基板上的应用。 

一种液晶显示装置，其特征在于所述液晶显示装置包括上述的薄膜晶体管液晶显示器阵列基板。 

一种薄膜晶体管液晶显示器阵列基板的制造方法，包括以下步骤： 

A：在阵列基板上通过成膜、曝光、刻蚀工艺形成栅线、栅极； 

B：直接沉积绝缘层，通过成膜、曝光、刻蚀工艺形成有源层图形、数据线、分支部、源极和漏极；所述数据线与所述栅线交叠，形成寄生电容；所述分支部与相应栅线交叠，以形成与所述寄生电容并联的耐压小于所述寄生电容的保护电容。 

优选的，一种薄膜晶体管液晶显示器阵列基板的制造方法，其步骤B包括以下步骤： 

B1：直接沉积绝缘层，通过成膜、曝光、刻蚀工艺在所述栅线对应的位置形成有源层图形； 

B2：通过成膜、曝光、刻蚀工艺形成数据线、分支部、源极和漏极。所述数据线与所述栅线交叠，形成寄生电容；所述分支部与相应栅线交叠， 成与所述寄生电容并联的耐压小于所述寄生电容的保护电容。此为五次掩膜工艺制造的薄膜晶体管液晶显示器阵列基板的制作方法。 

一种上述薄膜晶体管液晶显示器阵列基板修复方法，包括以下步骤： 

A：定位被击穿的保护电容位置； 

B：割断所述保护电容相应的分支部。