[发明专利]鳍式场效应管的结构及形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种鳍式场效应管的结构及形成方法。

背景技术

随着半导体工艺技术的不断发展，随着工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，Critical Dimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。

鳍式场效应晶体管(Fin FET)是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。对于Fin FET，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。

然而随着工艺节点的进一步减小，现有技术的鳍式场效应晶体管的器件性能存在问题。

更多关于鳍式场效应晶体管的结构及形成方法请参考专利号为“US7868380B2”的美国专利。

发明内容

本发明解决的问题是提供一种器件性能好的鳍式场效应管的结构及形成方法。

为解决上述问题，本发明提供了一种鳍式场效应管的结构，包括：

基底；

位于所述基底表面鳍部，所述鳍部包括两个位于所述基底表面、且相互分立的第一子鳍部，及位于所述第一子鳍部顶部、且连接两个所述第一子鳍部的第二子鳍部，所述基底、第二子鳍部和两个第一子鳍部之间存在空腔。

可选地，所述鳍部的材料为Si。

可选地，所述第一子鳍部的宽度为1-3nm，所述第二子鳍部的宽度为5-12nm。

可选地，所述第一子鳍部的宽度为2-3nm，所述第二子鳍部的宽度为7-10nm。

可选地，所述基底的材料为绝缘体上硅。

本发明实施例的发明人还提供了一种鳍式场效应管的形成方法，包括：

提供基底；形成位于所述基底表面的硅薄膜；形成位于所述硅薄膜的表面的硬掩膜层；形成位于所述硬掩膜层表面的具有第一开口的图案层；形成覆盖所述第一开口的侧壁的侧墙；

以所述侧墙为掩膜刻蚀所述硬掩膜层和硅薄膜，形成第二开口，所述第二开口暴露出所述基底表面；

在所述第二开口内形成牺牲层，所述牺牲层的表面至少与所述硅薄膜的表面齐平；

去除所述图案层，形成与所述侧墙相对应的两个第一子鳍部；

去除所述硬掩膜层，形成与所述第一子鳍部的表面齐平的绝缘层；

形成位于所述第一子鳍部顶部、且连接两个所述第一子鳍部的第二子鳍部；

去除所述绝缘层和牺牲层，形成位于所述基底、第二子鳍部和两个第一子鳍部之间的空腔。

可选地，所述侧墙的宽度为1-3nm。

可选地，所述侧墙的宽度为2-3nm。

可选地，所述第二开口的宽度为1-5nm。

可选地，所述第二开口的宽度为3-4nm。

可选地，所述牺牲层的表面与所述图案层的表面齐平。

可选地，所述第一子鳍部的形成步骤包括：以所述侧墙为掩膜，刻蚀所述硬掩膜层；在刻蚀所述硬掩膜层后，去除所述侧墙；以刻蚀后的硬掩膜层为掩膜，刻蚀所述硅薄膜形成第一子鳍部。

可选地，所述第二子鳍部的形成工艺为选择性外延生长工艺。

可选地，所述选择性外延生长工艺的参数范围包括：温度为600-800℃，压力为0.1-0.3Torr，SiH₄的流量为100-200sccm，HCl的流量为150-250sccm的，H₂的流量为10-20SLM。

可选地，还包括：向所述第二子鳍部中注入硅原子；对所述注入硅原子后的第二子鳍部薄膜退火。

可选地，所述退火的工艺参数包括：温度为550-650℃；气体为N2；退火时长17-19小时。

可选地，所述第一子鳍部的宽度为1-3nm，所述第二子鳍部的宽度为5-12nm，所述空隙的宽度为2-5nm。