[发明专利]半导体装置及其制造方法

说明书

相关申请的引用

本申请要求2010年9月22日提出的日本专利申请第2010-212781号的优先权，该日本专利申请的全部内容在本申请中被引用。

技术领域

本发明的实施方式一般涉及半导体装置及其制造方法。

背景技术

近年来，为了实现半导体器件的高集成化和高功能化，要求提高器件的工作速度和/或存储器的大容量。根据器件，还开发了变成单芯片的eDRAM并将逻辑电路和大容量DRAM以叠层芯片(CoC)连接的方式封装的芯片。

在形成CoC连接用的微小凸起时，考虑到CoC性能，存在要求高的深宽比的凸起的情况。此时，经由Cu、Ni、Au等柱状物形成焊料凸起。关于CoC连接，其凸起节距近年来向微细化进展，正在成为40μm、30μm。

发明内容

本发明的实施方式的半导体装置具有多个焊料凸起，其在半导体基板上以小于等于40μm的节距并列的多个电极衬垫上经由凸起下金属分别与相应的电极衬垫电连接。上述焊料凸起的距离上述半导体基板最远的部分的直径与该焊料凸起的底边的直径的比值是1∶1～1∶4。

本实施方式提供具有与凸起节距的超微细化对应的高可靠性的焊料凸起的半导体装置及其制造方法。

附图说明

图1A是表示第1实施方式的半导体装置及其制造方法的图。

图1B是表示第1实施方式的半导体装置及其制造方法的图。

图1C是表示第1实施方式的半导体装置及其制造方法的图。

图2A是表示第2实施方式的半导体装置及其制造方法的图。

图2B是表示第2实施方式的半导体装置及其制造方法的图。

图2C是表示第2实施方式的半导体装置及其制造方法的图。

图3A是表示第3实施方式的半导体装置及其制造方法的图。

图3B是表示第3实施方式的半导体装置及其制造方法的图。

具体实施方式

以下参照附图对实施方式所涉及的半导体装置及其制造方法进行详细地说明。另外，本发明并不由这些实施方式限定。

第1实施方式

图1A～图1C是表示第1实施方式的半导体装置及其制造方法的剖面图。在本实施方式中，在通过传统的LSI形成技术制成的硅基板上形成微小的焊料凸起。

首先，如图1A所示，例如，在基板1上形成铝的电极衬垫2，进而以使电极衬垫2的中心露出并覆盖电极衬垫2的边缘部和基板1的方式形成例如SiN膜3作为钝化膜。在此，在本实施方式中，电极衬垫2和未图示的相邻电极衬垫按小于等于40μm的间隔并列。在此之上，使用溅射法、CVD法、ALD(原子层沉积)法、电镀法等形成Cu膜或者Cu和Ti的叠层膜，作为焊料凸起的凸起下金属4(UBM)。

作为凸起下金属4的最上层，使用Cu，并具有后续工序即电镀工序的通电层的功能。接着，为了形成凸起图案，涂敷光致抗蚀剂5，将光掩膜6曝光成掩膜，并使用光刻技术形成所期望的凸起图案。作为光致抗蚀剂5，在此使用例如负性型抗蚀剂。

在此，光刻技术主要通过将曝光时的焦距(Focus)条件变成比通常的直线形状(图1A)大，形成特殊的开口形状，因此，将焦距值设定为16μm，形成凸起图案(图1B)。

然后，通过电解电镀在凸起图案部的凸起下金属4上析出Ni，形成Ni的柱状物7，接着通过电场电镀析出焊料8。接着，用剥离液除去光致抗蚀剂5，并通过蚀刻法除去凸起下金属4。其后，通过回流工序熔化焊料8，并再凝固形成焊料凸起8’。此时，通过将光刻工序从获得通常的直线形状的焦距值8μm变大到16μm并进行曝光，可获得如图1C所示的下摆宽的凸起形状。

一般地，随着将曝光时的焦距值从小的值改变到大的值，凸起形状的底面和侧面在凸起侧形成的角度(图1C的α)从大的值(大于等于90度)变成小的值(小于等于90度)。即使选择负性型和正性型抗蚀剂中的任意一种，也取决于抗蚀剂，确定α＝90度的焦距值。该焦距值是曝光成直线形状的焦距值。在本实施方式中，为了如图1C所示地成为α＜90度，以比曝光成直线形状的焦距值大的焦距值进行曝光。