[发明专利]封装基板及使用该封装基板的模块和电气/电子装置

说明书

相关申请的交叉参考

本申请包含与2010年9月22日向日本专利局提交的日本在先专利申请JP 2010-211641的公开内容相关的主题，在这里将该在先申请的全部内容以引用的方式并入本文。 

技术领域

本发明涉及上面装载有半导体部件的封装基板，尤其涉及能够缓解大电流集中的封装基板、以及使用该封装基板的模块和电气/电子装置。 

背景技术

为了减小诸如计算机、通信装置和显示装置等电子装置的尺寸以及厚度，以及增强电子装置的功能，使用各种小型化和高度集成的半导体芯片(IC)，例如，诸如微处理器等LSI芯片。在这些半导体芯片中包括消耗大电流的半导体芯片。 

在例如称作封装基板或中介(中间)基板的基板上装载及安装半导体芯片，其中，该基板装载在系统板(系统基板、母板)上，以成为电子装置中的电子电路的一部分。 

半导体芯片是通过以阵列状态布置在底面上的凸块电极安装在封装基板上的倒装芯片(flip-chip)，所述封装基板例如通过BGA(球栅阵列，Ball Grid Array)等装载到系统板上。 

封装基板使用多层布线基板，在该多层布线基板中，诸如信号布线图案层、电源层以及接地层等导电层通过层间绝缘层层叠，且导电层通过形成为穿过层间绝缘层的过孔(via)、通孔(through hole)等彼此连接。例如，通过使用积层(build-up)法制造多层布线基板。通常，封装基板的电源层和接地层通过大量的过孔连接到上导电层和下导电层，以提高诸如环线电感(loop inductance)等电特性。 

例如，在涉及装载有电子部件的多层布线基板的相关技术文献中，发明名称为“Multilayer wiring substrate structure”的日本专利申请No.JP-A-2007-221014(第0008-0015段、图1和图2)(专利文献1)披露了如下内容。 

专利文献1所披露技术中的主要特征在于，作为电流路径的多个加强过孔形成在流过大电流的通孔的周围，用于将通孔电连接到加强过孔的一个或多个导电图案形成在基板外层和基板内层处，从而将电流分布成围绕加强过孔，使得电流不仅仅集中在通孔中，同时，在将电极端子焊接到通孔的过程中，能够将通孔加热到足以使焊料熔化的温度。 

当电流以集中方式在一个或少量通孔中流动时，在通孔与电源层之间的连接部分处产生热量。然而，当电流以分散方式流动时，加强过孔的增加使通孔和加强过孔中产生的热量得到散播，这抑制了温度的升高。 

图11和图12是表示相关技术中的封装基板的结构示例的立体图，以与下述图1相同的方式，图11和图12包括半导体芯片8的部分剖面图，并示出封装基板5的剖面结构。 

在图11和图12中，部分半导体芯片8上的切除部分与图2中的部分半导体芯片上的由虚线表示的切除部分8a是同一部分。图11和图12示出了电源图案3a-2、3a-3、接地图案3a-1、内部布线层3b-3e、以及布线层3f，电源图案3a-2、3a-3和接地图案3a-1构成形成在表面层上的部分布线层3a，在布线层3f中形成有未图示的电源图案及接地图案。用于驱动半导体芯片8的电源电流在电源图案3a-2、3a-3中流动，用于驱动半导体芯片8的接地电流在接地图案3a-1中流动。 

如图11和图12所示，L1层和L6层是多层基板中的最外导电层，L1层的导电层包括电源图案3a-2、3a-3以及接地图案3a-1，L6层的导电层表示如下布线层，即，在该布线层中，形成有电源图案和接地图案(未图示)。 

L2层至L5层的导电层是多层基板中的内部电源层，所述内部电源层是如下布线层，即，用于驱动半导体芯片8的电源电流在该布线层中流动。L1层至L6层的导电层通过层间绝缘层4a-4e层叠。半导体芯片8 是安装在封装基板5的一个主面(principal surface)上的倒装芯片，其通过凸块阵列7连接到接地图案3a-1的端子图案部分和接地图案3a-2的端子图案部分。封装基板5的与上述一个表面相对的另一主面通过BGA2连接到系统板(系统基板、母板)并且装载在系统板上。 

在图11所示的示例中，形成有过孔6，过孔6贯穿每个层间绝缘层4a-4e，流经BGA 2的电源电流通过过孔6、电源图案3a-2的端子图案部分和凸块阵列7流向半导体芯片8。