[发明专利]金属互连结构形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别是涉及一种集成电路制造工艺中后段的金属互连结构的形成方法。

背景技术

随着半导体工艺的发展，半导体芯片尺寸按比列缩小，集成度越来越高。在集成电路制造中，半导体器件之间的信号传输需要高密度的金属互连线，然而这些金属互连线带来的大电阻和寄生电容已经成为限制集成电路速度的主要因素。

为此，金属互连线工艺从铝互连制程转到铜互连制程，并配合低介电常数(K)材料作为金属层间的介质层，使得器件的时间延迟受金属连线的影响降低到可接受的范围。基于这两种材料的半导体制造工艺被称为大马士革(damascus)工艺，它的特点就是制造多层高密度的金属互连结构，在一定程度上克服了大电阻和寄生电容的问题。

下面对现有技术的大马士革工艺中金属互连结构形成方法进行介绍，大马士革工艺分为通孔优先(Via first)和金属层优先(Metal first)两种工艺。

首先请参考图1至图5，对Via first工艺做一简单介绍：

如图1所示，首先在金属层11上形成金属间介质层(IMD)13，而后利用光阻层(PR)15定义出通孔的图案，通常，金属层11上形成有金属阻挡层12。

而后，如图2所示，刻蚀IMD13，于其中形成通孔14，并去除光阻层15。

接着，如图3所示，在通孔14内填充底部抗反射涂层(BARC)16，并利用光阻层17定义出金属沟槽的图案，进一步进行金属沟槽刻蚀，得到金属沟槽18，并去除光阻层17和通孔14内的底部抗反射涂层16，得到如图4所示的结构。

最后，如图5所示，在通孔14与金属沟槽18内填充金属，便形成了两金属层11和19之间的互连结构，通常，在填充金属之前还可以在通孔14和金属沟槽18内壁填充金属阻挡层，为清楚起见，图中省略描述。

接下来，请参考图6至图10，对Metal first工艺做一简单介绍：

如图6所示，首先在在金属层61上形成层间介质层(ILD)63，而后利用光阻层(PR)67定义出金属沟槽的图案，通常，金属层161上形成有金属阻挡层62。

而后，如图7所示，刻蚀ILD63，于其中形成金属沟槽68，并去除光阻层67。

接着，如图8所示，利用光阻层65定义出通孔的图案，进一步进行通孔刻蚀，形成通孔64，如图9所示。

最后，如图10所示，在通孔64与金属沟槽68内填充金属，便形成了两金属层61和69之间的互连结构，通常，在填充金属之前还可以在通孔64和金属沟槽68内壁填充金属阻挡层，为清楚起见，图中省略描述。

目前，集成电路制造工艺中后段铜制程通常采用Via first工艺，图11至15便给出了后段制程中Via first的工艺流程示意图。从图中可以看出，该工艺包括如下步骤：

步骤一、通孔(Via)的形成：如图11，在后段制程中的硅衬底100上形成金属间介质层(IMD)110，而后利用光刻胶定义出通孔图形；然后对金属间介质层110进行刻蚀，形成通孔120，并去除光刻胶。其中，该硅衬底100上已制成多个半导体器件，在本例中为PNP晶体管与NPN晶体管，其通过深孔接触，引出到下层金属线130。

步骤二、底部抗反射涂层(BARC)的涂覆：如图12，全片涂覆底部抗反射涂层140，即在通孔120内以及金属间介质层110的表面上涂覆底部抗反射涂层140。

步骤三、如图13，刻蚀底部抗反射涂层140，以去除金属间介质层110表面上的底部抗反射涂层，而保留通孔120内部分底部抗反射涂层140。

步骤四、定义顶层金属线图形：如图14，在金属间介质层110表面涂覆光刻胶，进行曝光显影，从而形成光阻层150，以定义顶层金属线的图形。

步骤五、通孔及金属线沟槽的形成，如图15，刻蚀金属间介质层110并去除通孔内的底部抗反射涂层140，从而形成通孔120’及顶层金属线沟槽160。而后在通孔120’及顶层金属线沟槽160内填入金属，便可以完成后段制程中金属层互连结构的制作。