[发明专利]去除超级结高压器件外延沉积过程中产生的硅脊的方法

说明书

技术领域

本发明属于半导体集成电路制造工艺，尤其涉及一种超级结高压器件结构的制备工艺，具体涉及一种去除超级结高压器件外延沉积过程中产生的硅脊的方法。

背景技术

在现今的半导体技术中，深沟槽结构应用较为广泛。如作为隔绝结构以隔绝不同操作电压的电子器件，及应用于超级结结构半导体器件中作为P-N结通过耗尽态的电荷平衡达到高击穿电压性能等。对于后者超级结金属氧化物半导体场效应晶体管，通常超级结MOS晶体管制造过程中刻蚀和填充深沟槽的方法是：在n+型硅衬底上生长一层n-型外延层(单晶硅)，然后在该外延层上刻蚀深沟槽，然后再用p型单晶硅填充该深沟槽，最后用化学机械研磨(CMP)工艺进行表面平坦化。此时该深沟槽结构作为p型半导体柱，该深沟槽结构的两侧作为n型半导体柱，即得到了纵向交替排列的p型和n型半导体柱。该方法中将n型硅与p型硅交换，效果不变。

上述方法中，是在硅材料中刻蚀深沟槽，深沟槽中填充的也是硅材料，这便使CMP工艺无法区分沟槽内外结构，有可能直接研磨到硅衬底，从而影响器件的某些电学性能。与此类似地，当在某种半导体材料中刻蚀深沟槽，随后又采用相同的半导体材料填充该深沟槽，再用CMP工艺对硅片表面进行平坦化处理时，都会出现无法控制CMP工艺停止点的问题。

因此在超级结结构的制备工艺中，通常会在硅衬底上沉积一层氧化膜或氮化膜作为CMP工艺的停止层(stop layer)。如采用氮化膜作为停止层，仍需要在硅衬底和氮化膜之间沉积一层氧化膜做缓冲层(buffer layer)，来减小应力。

在单晶硅选择性外延过程中，需要改善填充性而引入的刻蚀性气体会导致深沟槽两侧的裸露出的单晶硅衬底以及上部氧化层的横向刻蚀并产生底部切口，此时切口里的硅衬底露出，随后又会被硅外延所填充。由于这部分外延层存在于氧化膜下表面，和硅衬底形成一体，水平方向沿背向沟槽的部分延伸，在平坦化过程中难以去除。在后续氧化膜去除工艺，如果填充在这部分切口里面的外延层没有被去除，就会在沟槽的两侧形成硅脊，会给后续的工艺产生影响，从而影响器件的某些电学性能。

发明内容

本发明要解决的技术问题是提供一种去除超级结高压器件外延沉积过程中产生的硅脊的方法，以达到去除在外延过程中由于引入刻蚀性气体而在氧化层中所造成的底部切口中的单晶硅的目的。

为解决上述技术问题，本发明提供一种去除超级结高压器件外延沉积过程中产生的硅脊的方法。在化学机械研磨工艺表面平坦化后，使用湿法刻蚀将深槽上的氧化膜横向刻蚀一部分，以使硅脊露出，然后用干法刻蚀将此硅脊去除。该方法包括如下步骤：

1)在硅片表面淀积一层氧化膜和/或氮化膜；

2)在硅片上刻蚀一个深沟槽；

3)以单晶硅或多晶硅填充所述深沟槽；

4)采用化学机械研磨工艺对硅片表面进行平坦化处理，以所述氧化膜和/或氮化膜作为研磨阻挡层；

5)采用刻蚀工艺将深沟槽两侧的氧化膜和/或氮化膜部分回刻，以使硅脊露出；

6)采用刻蚀工艺将此硅脊刻蚀去除。

步骤1)中，所述氧化膜和/或氮化膜的厚度为1000～1500埃，其采用LPCVD工艺、或PECVD工艺淀积。

步骤2)中，所述深沟槽的深度为10～100μm，宽度为1～10μm；所述深沟槽采用干法刻蚀工艺刻蚀。

步骤3)中，所述深沟槽的填充采用单晶硅外延生长工艺；或者所述深沟槽的填充采用LPCVD工艺淀积多晶硅；或者所述深沟槽的填充是先在硅片表面外延生长一层单晶硅，再以LPCVD工艺填充多晶硅。

步骤4)中，至少将所述填充深沟槽的单晶硅或多晶硅研磨至与所述氧化膜和/或氮化膜的上表面齐平，所述填充深沟槽的单晶硅或多晶硅的上表面等于或低于所述氧化膜和/或氮化膜的上表面。

步骤5)中，所述的氧化膜和/或氮化膜回刻工艺为湿法刻蚀工艺，所述刻蚀药液为对氧化膜和氮化膜都具有刻蚀性的药液，刻蚀掉的氧化膜和/或氮化膜的厚度为400～900埃，剩余的氧化膜和/或氮化膜的厚度为600～800埃。

所述刻蚀药液为缓冲氢氟酸，该缓冲氢氟酸药液的浓度为0.01％-20％，优选0.5-15％；所述氮化膜的刻蚀时间比氧化膜长50～100％。

步骤6)中，所述的硅刻蚀工艺为湿法或干法刻蚀工艺，刻蚀掉的硅外延厚度为500～2000埃。