[发明专利]混合线条的制造方法

说明书

技术领域

本发明涉及一种半导体器件制造方法，特别是涉及一种电子束曝光与普通光学曝光的混合曝光/光刻来制造精细线条的方法。

背景技术

在当前的大规模集成电路生产工艺过程中，需要进行多次光刻。目前普遍采用普通光学曝光，普通光学曝光的优势在于曝光大线条产能高，劣势在于无法曝光精细线条。如I线光源365nm的极限为0.35um，准分子激光光源DUV248nm极限为0.13um，DUV干法193nm极限为65nm，浸没式193极限约为20nm，用传统的光学曝光技术很难实现20nm以下的器件。

因此随着器件尺寸的不断缩小，普通的光学曝光已经无法满足精细线条的曝光需求，光学曝光技术已接近极限，目前电子束曝光和EUV已经成为下一代精细图形曝光的主要竞争者，特别是20nm以下的精细图形需采用电子束或EUV光刻。

然而，对EUV技术而言，仍有若干关键技术需要攻克。相对来说电子束曝光技术比较成熟，优势在于曝光精细线条，同时不需要掩膜版，但存在曝光时间长的缺点，直接导致曝光大图形时产能较低。

如果能同时发挥电子束和普通光学曝光的优势，避开各自的劣势，实现同一层次大线条用普通光学曝光小线条用电子束曝光，将有效的提升产能降低成本。

为此，需要提供一种高效低成本的混合曝光方法。

发明内容

因此，本发明需要解决的技术问题就在于克服现有曝光技术中精度与产能相互牵制的缺点，有效提升产能降低成本的同时仍然能保持高精细度。

本发明提供了一种混合线条的制造方法，包括以下步骤：A、在底层上依次形成材料层、第一硬掩模层和第二硬掩模层；B、对第二硬掩模层光刻/刻蚀形成第二硬掩模图形；C、在第一硬掩模层上形成光刻胶掩模图形；D、以第二硬掩模图形和光刻胶掩模图形为掩模，刻蚀第一硬掩模层，形成第一硬掩模图形；E、以第一硬掩模图形为掩模，刻蚀材料层，形成第一线条和第二线条。

其中，步骤A还包括在底层与材料层之间形成垫层。

其中，步骤B包括在第二硬掩模层上形成第一光刻胶、采用第一光源对第一光刻胶曝光显影以形成第一光刻胶图形、以及以第一光刻胶图形为掩模刻蚀第二硬掩模层形成第二硬掩模图形。

其中，步骤C包括在第二硬掩模图形以及第一硬掩模层上形成第二光刻胶、采用第二光源对第二光刻胶曝光显影以形成光刻胶掩模图形。

其中，第一硬掩模层和第二硬掩模层材质不同。

其中，第一硬掩模层和/或第二硬掩模层包括LTO、PETEOS、PESIN。

其中，第一光源包括i线光源、g线光源、深紫外光源、X射线光源，第二光源包括电子束光源。

其中，第一线条比第二线条宽。

其中，刻蚀第一硬掩模图形之前，还包括图形检查和关键尺寸测量的步骤。

其中，步骤D还包括在刻蚀第一硬掩模图形的同时去除第二硬掩模图形。

其中，各步刻蚀采用等离子体干法刻蚀。

其中，底层包括半导体或绝缘体，材料层包括金属、金属氮化物、单晶硅、多晶硅、氮化硅。

依照本发明的混合线条制造方法，将同一层次图形按线条大小进行拆分，大线条用普通光学曝光，小线条用电子束曝光，旨在不影响图形质量的前提下大幅缩减曝光时间。同时采用2次硬掩膜方法有效的解决了I线光刻胶和电子束光刻胶相互影响的问题。

本发明所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。

附图说明

以下参照附图来详细说明本发明的技术方案，其中：

图1是需要曝光所有图形的顶视图；

图2是依照本发明的混合线条制造方法采用的大尺寸曝光掩模板的顶视图；

图3是依照本发明的混合线条制造方法采用的小尺寸曝光的顶视图；以及

图4至图12是依照本发明的混合线条制造方法各步骤对应的剖面示意图。

附图标记

M0需要曝光的所有图形

M1第一光刻掩模板

M2第二光刻图形

10、底层11、垫层

20、材料层21、第一线条22、第二线条

30、第一硬掩模层31/32、第一硬掩模图形

40、第二硬掩模层41、第二硬掩模图形

50、第一光刻胶51、第一光刻胶图形

60、第二光刻胶61、第二光刻胶图形

具体实施方式