[发明专利]基于长短扫描链与JTAG接口的片上调试电路

说明书

技术领域

    本发明涉及一种基于长短扫描链与JTAG(Joint Test Action Group，联合测试行动小组)接口的片上调试电路，具体的说是一种涉及微处理器核调试技术的领域。 

背景技术

随着集成电路制造工艺的飞速发展, 微处理器核的发展也日新月异。当今世界微处理器核的总体发展趋势是功能越来越强大，工作频率越来越高。特别是进入21世纪，在一个硅片上实现一个更为复杂的系统的时代已来临，这就是System on Chip(SoC) ，而嵌入式微处理器核是系统芯片的核心。嵌入式系统正以前所未有的速度广泛应用于各种领域，如：工业控制，信息家电，汽车电子，无线通信领域等。但是嵌入式系统的日益复杂化以及开发周期越来越短，开发和调试手段也发生了很大的改变。传统的基于示波器、逻辑分析仪等工具的硬件调试方法已不能满足调试的需求；对于较为复杂的设备，如处理器，为了观察到它的内部状态，可以用带有特殊调试和仿真功能的版本来代替实际的产品，从而观察其内部信号，提供了内部状态的可视性，但对于高度集成化的系统芯片，这种办法亦不能满足功能正确性调试和故障定位等要求。另一方面，正是由于芯片的集成度的提高，在芯片内部增加专门用于调试的模块是完全可行的。 

对嵌入式微处理器核系统的调试，基于JTAG的片上调试技术是运用得最广泛的一种。所述的片上调试指的是在处理器内部嵌入额外的调试控制模块，在特定触发条件下使处理器进入调试状态。在该状态下，被调试程序停止运行，主机的调试器可以通过处理器提供的专用的调试通信接口访问系统的各种资源，进行调试操作。另外，JTAG是一种国际标准测试协议(IEEE 1149.1兼容)，主要用于芯片内部测试，现在已扩展成为了调试接口。标准的JTAG接口是5根线：TCK、TMS、TDI、TDO、TRST，分别为测试时钟、模式选择、测试数据输入、测试数据输出和复位信号线。如公告号为CN101162438，授权公开日2009年5月13日的中国发明专利说明书公开的一种名为“一种嵌入式处理器的调试技术”中的在线仿真模块。采用JTAG技术提高传输速率，通过触发处理器进入中断，实现对程序的单步和断点的控制。现今包括ARM、飞思卡尔、IBM和国内的龙芯处理器都开发了基于JTAG的调试接口。 

对于基于长短扫描链与JTAG接口的片上调试电路，本发明的特点是使用长短两条扫描链与逻辑电路，实现灵活多样的调试功能，且无需串行接口等目标资源或特殊硬件，边界扫描引脚可复用，不用增加引脚数量。与现有的片上调试电路相比本发明电路结构清晰且简单，成本低廉，与嵌入式MIPS系统兼容。 

发明内容

本发明的目的在于针对已有技术存在的缺陷，提供一种基于长短扫描链与JTAG接口的片上调试电路，为微处理器核提供一种简单易行，高效的调试功能。解决调试传输速率慢，通信效率低的问题，并且模块化的调试电路易于IP重用。 

为了解决上述技术问题，本发明采用如下技术方案：一种基于长短扫描链与JTAG接口的片上调试电路，包括调试接口模块、调试异常控制模块、调试暂存模块和长短扫描链模块。其特征在于：所述的调试接口模块与调试主机相连，接收运行在主机上的调试软件发出的调试命令和数据，并对接收到的命令进行译码；然后通过长短扫描链模块将数据传送给调试异常控制模块或微处理器核；微处理器核与调试异常控制模块相连。调试异常控制模块输出中断信号控制微处理器核进入调试模式，实现单步调试和软件中断或硬件中断的功能。微处理器核响应中断，执行异常处理程序，在调试结束后，调试暂存模块恢复原执行程序。 

所述的调试接口模块包括指令寄存器、指令译码器、数据寄存器组、TAP控制器，多路选择器1和多路选择器2，调试接口模块通过TDI, TDO, TMS, TRST, TCK五根线与调试主机相连，调试接口模块的另一端与长短扫描链模块相连；所述的数据寄存器组包括旁路寄存器、微处理器号寄存器、扫描链选择寄存器、长扫描链寄存器和短扫描链寄存器，这些数据寄存器连接TDI线，另一端连接到多路选择器1；所述的指令寄存器分别与指令译码器，多路选择器2相连和TDI线相连，指令译码器连接着多路选择器1，多路选择器2分别与多路选择器1和指令寄存器相连，多路选择器2的另一端与TDO线相连；TAP控制器分别与TCK线、TMS线、TRST线、指令寄存器、指令译码器和多路选择器2相连。 

所述的扫描链有两条，长扫描链和短扫描链分别于微处理器核和调试异常控制模块相连。