[发明专利]基于长短扫描链与JTAG接口的片上调试电路

权利要求书

1.一种基于长短扫描链与JTAG接口的片上调试电路，包括调试接口模块（1）、调试异常控制模块（2）、调试暂存模块（3）和长短扫描链模块（4），其特征在调试主机（5）连接调试接口模块（1），调试接口模块（1）的另一端连接长短扫描链模块（4），长短扫描链模块（4）分别连接微处理器核（6）和调试异常控制模块（2），调试异常控制模块（2）接收长短扫描链模块（4）发送而来的数据，设置数据断点和指令断点，触发调试异常，然后将中断信号发送给微处理器，进行调试；调试暂存模块（3）与微处理器核（6）相连，用于保存当前的微处理器运行状态。

2.根据权利要求1所述的基于长短扫描链与JTAG接口的片上调试电路，其特征在于所述的调试接口模块（1）包括指令寄存器（7）、指令译码器（8）、数据寄存器组（9）、TAP控制器（10），多路选择器1（11）和多路选择器2（12），调试接口模块（1）通过TDI, TDO, TMS, TRST, TCK五根线与调试主机（5）相连，调试接口模块（1）的另一端与长短扫描链模块（4）相连；所述的数据寄存器组（9）包括旁路寄存器（1’）、微处理器号寄存器（2’）、扫描链选择寄存器（3’）、长扫描链寄存器（4’）和短扫描链寄存器（5’），这些数据寄存器连接TDI线，另一端连接到多路选择器1（11）；所述的指令寄存器（7）分别与指令译码器（8），多路选择器2（12）相连和TDI线相连，指令译码器（8）连接着多路选择器1（11），多路选择器2（12）分别与多路选择器1（11）和指令寄存器（8）相连，多路选择器2（12）的另一端与TDO线相连；TAP控制器（10）分别与TCK线、TMS线、TRST线、指令寄存器（7）、指令译码器（8）和多路选择器2（12）相连。

3.根据权利要求1所述的基于长短扫描链与JTAG接口的片上调试电路，其特征在于所述的调试异常控制模块（2）包括两个比较器——数据比较器（13）和地址比较器（14）、多路选择器3（15）、多路选择器4（16）和一个地址译码器（17），调试异常控制模块（2）分别连接微处理器核与短扫描链模块（4），多路选择器4连接着微处理器核的数据信号线和地址信号线，另一端连接到数据比较器（13）；多路选择器3（15）一端连接着微处理器核（6）的数据地址线和指令地址线，另一端连接到地址比较器（14）；所述的数据比较器（13）连接着多路选择器4（16）的输出和调试数据寄存器（19）；地址比较器（14）连接着多路选择器3（13）的输出和调试地址寄存器（18），用于产生微处理器中断信号，该信号连接微处理器核（6）；所述的地址译码器（17）一端，连接短扫描链模块（2），另一端与调试异常寄存器组（23）相连；所述的调试异常寄存器组（23）包括系统状态控制寄存器（22）、调试状态寄存器（21）、调试控制寄存器（20）、调试数据寄存器（19）和调试地址寄存器（18）；其中调试控制寄存器（20）连接多选择器3（15）和多选择器4（16）；调试数据寄存器（19）和调试地址寄存器（18）分别连接数据比较器（13）和地址比较器（14）。

4.根据权利要求1所述的基于长短扫描链与JTAG接口的片上调试电路，其特征在于所述的调试暂存模块（3）包括3个32位寄存器（24、25、26），其都与微处理器核（6）相连，用于退出调试，恢复微处理器正常运行状态，DPC寄存器（24）：用于保存处理微处理器内核的程序计数器的信息；DDATE寄存器（25）：用于保存微处理器核中通用寄存器的值；DEXC寄存器（26）：用于存放控制调试异常功能的信息。

5.根据权利要求1所述的基于长短扫描链与JTAG接口的片上调试电路，其特征在于所述的长短扫描链模块（4）包括一个长扫描链模块（27）和一个短扫描链模块（28），所述长扫描链模块（27）为68位移位寄存器，一端连接调试异常控制模块（2），另一端连接微处理器核（6），其中低64位为数据字段和指令字段，高4位为控制字段；所述短扫描链模块（28）是一个37位的移位寄存器两端分别与调试接口模块（1）和调试异常控制模块（2）连接，低32位为数据字段，高5位为地址字段。