[发明专利]封装单元及其堆叠结构与制造方法

说明书

技术领域

本发明涉及一种封装单元及其堆叠结构与制造方法，且特别是涉及一种内埋式封装单元及其堆叠结构与制造方法。

背景技术

随着科技的发展，各式电子装置不断推陈出新。其中电子装置内最重要的电子元件莫过于半导体芯片。半导体芯片经过封装后，形成一封装单元。此封装单元可以利用插件(DIP)或表面粘着技术(SMT)设置于电路板上，以提供各种运算与处理功能。

封装单元的制造过程可能包括电镀通孔、连接两个金属层、打线焊接及封胶等步骤。然而，封装单元的设计不良，容易在制作工艺步骤中或成品产生一些可靠度的品质问题。

发明内容

本发明的目的在于提供一种封装单元及其堆叠结构与制造方法。

为达上述目的，根据本发明的第一方面，提出一种封装单元。封装单元包括一基板、一第一图案化线路层、一第一导电柱、一半导体元件、一绝缘层、一第二导电柱、一第三导电柱、一第二图案化线路层及一导电凸块。第一图案化线路层位于基板的一表面。第一导电柱贯穿基板，并连接第一图案化线路层。半导体元件设置于基板上。半导体元件包括至少一芯片。绝缘层覆盖半导体元件及基板。第二导电柱贯穿绝缘层，并电连接第一导电柱。第三导电柱贯穿绝缘层，并连接半导体元件。第二图案化线路层位于绝缘层上，并连接第二导电柱及第三导电柱。导电凸块设置于第二图案化金属层上。

根据本发明的第二方面，提出一种封装单元的堆叠结构。封装单元的堆叠结构包括二封装单元。各个封装单元包括一基板、一第一图案化线路层、一第一导电柱、一半导体元件、一绝缘层、一第二导电柱、一第三导电柱、一第二图案化线路层及一导电凸块。第一图案化线路层位于基板的一表面。第一导电柱贯穿基板，并连接第一图案化线路层。半导体元件设置于基板上。半导体元件包括至少一芯片。绝缘层覆盖半导体元件及基板。第二导电柱贯穿绝缘层，并电连接第一导电柱。第三导电柱贯穿绝缘层，并连接半导体元件。第二图案化线路层位于绝缘层上，并连接第二导电柱及第三导电柱。导电凸块设置于第二图案化金属层上。其中，此些封装单元的其中之一的第一图案化线路设置于此些封装单元的其中之另一的导电凸块上。

根据本发明的一第三方面，提出一种封装单元的制造方法。封装单元的制造方法包括下列步骤。提供一基板。形成一第一图案化线路层及一第一导电柱。第一图案化线路层设置于基板的一表面。第一导电柱贯穿基板并连接第一图案线路层。设置一半导体元件于基板上。半导体元件包括至少一芯片。形成一绝缘层于半导体元件及基板上。形成一第二导电柱、一第三导电柱及一第二图案化线路。第二导电柱贯穿绝缘层并电连接第一导电柱。第三导电柱贯穿绝缘层并连接半导体元件。第二图案化线路层设置于绝缘层上并连接第二导电柱及第三导电柱。

为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附附图，作详细说明如下：

附图说明

图1为本实施例的封装单元的制造方法的流程图；

图2A～图2G为图1的各步骤的流程图；

图3为第一实施例的封装结构的示意图；

图4为第一实施例的封装单元的堆叠结构的示意图；

图5为第二实施例的封装单元的制造方法的流程图；

图6A～图6G为图5的各步骤的流程图；

图7为第二实施例的封装单元的堆叠结构的示意图。

主要元件符号说明

100、200：封装单元

110：基板

110a：上表面

110b：侧表面

121：第一图案化线路层

121a：第一接垫

122：第二图案化线路层

122a：第二接垫

131：第一导电柱

132：第二导电柱

133：第三导电柱

141：第一防焊层

141a：第一开口

142：第一防焊层

142a：第二开口

150：半导体元件

160：绝缘层

170：导电凸块

281：第一金属材料

280：介金属层

1000、2000：堆叠结构

D150、D160：厚度

L131、L132：长度

S101、S102、S104、S105、S106、S107、S108、S203、S207、S208：

W131、W132：最小宽度