[发明专利]时钟跟随电路和时钟电路的跟随方法

说明书

技术领域

本发明涉及时钟电路领域，尤其涉及一种时钟跟随电路和时钟电路的跟随方法。

背景技术

时钟是任何时序数字电路的关键组成部分，特别对于定时和频率要求高的通信设备、自动控制系统、计算机硬件等而言更是影响通信质量、控制准确度、计算效率等指标的关键因素。在数字同步网中，互连设备需要同步时钟来保持数据同步，但直接使用外部时钟来保持同步，存在时钟信号质量差、抖动大的问题。同步时钟源电路一般都采用专用时钟跟随电路来实现。

在通信网中，同步数字网设备占重要地位，它属于支撑网的范畴，在整个通信网中为其他数字通信设备和网络设备提供高稳定度和高精度的时钟源，关系着系统各个部分的性能及通信质量，该设备的核心技术就是时钟跟随，即本地的时钟源跟随外部输入的校准时钟源。这里跟随的标准即保持两时钟源的频率相同且相位差恒定，或相位差在一个较小的范围浮动。时钟跟随电路，一般使用数字鉴相单元对外部输入的校准时钟源和本地时钟源的反馈进行鉴相，然后根据数字鉴相单元输出的两者的相位差来调整本地时钟源，使本地时钟源和校准时钟源保持同步。

电路通过对数字鉴相单元的输出的处理来实现对校准时钟源的跟踪，实现本地时钟源和校准时钟源的同步，输出符合标准的时钟供对端数字设备使用。

现有技术中，时钟跟随电路一般由中央处理单元(Central Process Unit，简称“CPU”)、逻辑电路模块、本地时钟源、计数器、鉴相时钟、数字锁相环等组成。时钟跟随原理：逻辑电路模块对校准时钟源和本地时钟源的相位差计数，计数通过计数器使用鉴相时钟实现，由校准时钟源和本地时钟源的脉冲触发，并将鉴相计数结果发给CPU，CPU根据得到的相位差通过锁相算法实现锁相。最后，将锁相数据送给锁相环，由锁相环输出跟随时钟。

图5示出了逻辑电路模块对校准时钟源和本地时钟源的相位差计数的时序信号波形图。其中鉴相时钟信号表示用于鉴相的高频时钟，它的频率高于校准时钟源信号和本地时钟源信号。如图5所示，校准时钟源信号的上升沿触发计数器开始计数，计数器按脉冲的方式对每个鉴相时钟信号进行计数，并由本地时钟源信号的上升沿结束计数器的计数，所以这个时候的计数值对应着图中的鉴相时钟信号的脉冲数。每次计数结束时对计数值进行锁存并通知CPU，通知方法可是中断方式或者查询方式等。CPU根据得到的计数值和鉴相时钟信号、本地时钟源信号的周期算出校准时钟源和本地时钟源的相位差，然后根据锁相算法实现对设备的输出的处理，使得设备的本地时钟源始终锁定校准时钟源。该过程是一个实时跟随的过程，逻辑电路模块不停的采样两个时钟源的相位差，然后CPU根据相位差不停的调整，直到完全达到要求的跟随状态。

在实际应用中，上述电路存在以下问题：该电路需要CPU和高频率的鉴相时钟信号，CPU受其软件架构影响，其响应速度具有一定不可控性和不确定性，对时钟跟随精度造成不良影响。

发明内容

有鉴于此，本发明提出一种时钟跟随电路，实现本地时钟与外部时钟同步，可提高时钟电路的跟随精度。

本发明还提出一种时钟电路的跟随方法，实现本地时钟与外部时钟同步，可提高时钟电路的跟随精度。

为达到上述目的，本发明实施例的技术方案是这样实现的：

一种时钟跟随电路，包括：数字鉴相单元、数模转换单元、时钟生成单元，其中

数字鉴相单元，用于接收本地时钟源信号和外部输入的校准时钟源信号，对所述本地时钟源信号和校准时钟源信号进行分频，鉴别出分频后得到的相同频率的本地时钟源信号和校准时钟源信号之间的相位差，根据所述相位差形成占空比可调脉冲PWM信号，对所述PWM信号进行分频，并将分频后的PWM信号输出；

数模转换单元，用于接收来自数字鉴相单元的分频后的PWM信号，将所述PWM信号转换为模拟电压控制信号，并将所述模拟电压控制信号输出；

时钟生成单元，用于接收来自数模转换单元的模拟电压控制信号，根据所述模拟电压控制信号，调节时钟生成单元输出频率，形成本地时钟源信号反馈至数字鉴相单元。

一种时钟电路的跟随方法，包括以下步骤：

S1、接收本地时钟源信号、和校准时钟源信号，对所述本地时钟源信号和校准时钟源信号进行分频，鉴别出分频后得到的频率相同的本地时钟源信号和校准时钟源信号之间的相位差，根据所述相位差形成PWM信号，对所述PWM信号进行分频；

S2、将分频后的PWM信号转换为模拟电压控制信号，根据所述模拟电压控制信号，调节时钟频率，并将该时钟作为步骤S1所述的本地时钟源信号。