[发明专利]时钟跟随电路和时钟电路的跟随方法

权利要求书

1.一种时钟跟随电路，其特征在于，该时钟跟随电路包括：数字鉴相单元、数模转换单元、时钟生成单元，其中

数字鉴相单元，用于接收本地时钟源信号和外部输入的校准时钟源信号，对所述本地时钟源信号和校准时钟源信号进行分频，鉴别出分频后得到的相同频率的本地时钟源信号和校准时钟源信号之间的相位差，根据所述相位差形成占空比可调脉冲PWM信号，对所述PWM信号进行分频，并将分频后的PWM信号输出；

数模转换单元，用于接收来自数字鉴相单元的分频后的PWM信号，将所述PWM信号转换为模拟电压控制信号，并将所述模拟电压控制信号输出；

时钟生成单元，用于接收来自数模转换单元的模拟电压控制信号，根据所述模拟电压控制信号，调节时钟生成单元输出频率，形成本地时钟源信号反馈至数字鉴相单元。

2.根据权利要求1所述的时钟跟随电路，其特征在于，所述数字鉴相单元，为现场可编程门阵列FPGA，包括：1/N₁分频器、1/N₂分频器、鉴相模块和1/M分频器，其中

1/N₁分频器，用于接收本地时钟源的信号，对所述本地时钟源的信号进行1/N₁分频，并将分频后的信号输出；

1/N₂分频器，用于接收校准时钟源的信号，对所述校准时钟源的信号进行1/N₂分频，并将分频后的信号输出；

所述N₁、N₂的值满足：

鉴相模块，用于接收来自1/N₁分频器和1/N₂分频器的信号，鉴别出本地时钟源信号和校准时钟源信号之间的相位差，根据所述相位差形成PWM信号，并将所述PWM信号输出；

1/M分频器，用于接收来自鉴相模块的PWM信号，对所述PWM信号进行1/M分频，并将分频后的PWM信号输出；

所述M的取值使得时钟生成单元输出频率频偏达到期望值。

3.根据权利要求2所述的时钟跟随电路，其特征在于，所述鉴别出本地时钟源信号和校准时钟源信号之间的相位差，根据所述相位差形成PWM信号，包括：

当本地时钟源信号的上升沿来到时，PWM信号置为1；当校准时钟源信号的上升沿来到时，PWM信号置为0；

或者

当校准时钟源信号的上升沿来到时，PWM信号置为1；当本地时钟源信号的上升沿来到时，PWM信号置为0；

所述PWM信号置为1，表示PWM高电平，PWM信号置为0，表示PWM低电平。

4.根据权利要求1所述的时钟跟随电路，其特征在于，所述数模转换单元，为RC滤波电路，所述模拟电压控制信号的电压幅度V满足：

V=zex.A(f)=zex|11+j(2πRCf)|]]>

其中，z为PWM信号占空比，e_x为PWM信号输入的电压幅度，R为RC滤波电路的电阻，C为RC滤波电路的电容，f为PWM信号的频率。

5.根据权利要求1所述的时钟跟随电路，其特征在于，所述时钟生成单元为压控晶振电路，所述压控晶振的输出频率为：

其中，V为模拟电压控制信号的电压幅度，a_z为压控晶振的起始频率，h为压控晶振的可调频偏范围，a_v、b_v为压控晶振的控制电压幅度。