[发明专利]浅沟槽隔离结构制造方法

说明书

技术领域

本发明涉及集成电路制造领域，特别涉及一种浅沟槽隔离结构制造方法。

背景技术

随着半导体制造工艺向小线宽的工艺节点发展，半导体器件间的隔离工艺也已由早期的局部氧化(Local Oxidation of Silicon，LOCOS)工艺发展到浅沟槽隔离(Shallow Trench Isolation，STI)工艺。由于浅沟槽隔离工艺直接影响到半导体衬底上的半导体器件之间的漏电流以及其它电学性能，因而业界总是通过各种方法来提高浅沟槽隔离结构的性能。

请参考图1A至图1F，其为现有的一种浅沟槽隔离结构制造方法的各步骤相应结构的剖面示意图。

如图1A所示，在半导体衬底110上形成衬垫氧化硅(pad oxide)120和衬垫氮化硅(pad nitride)130，其中衬垫氧化硅120作为半导体衬底110的保护层，衬垫氮化硅130作为后续刻蚀和化学机械抛光(CMP)工艺的阻挡层；

如图1B所示，刻蚀所述衬垫氧化硅130、衬垫氮化硅120和部分半导体衬底110，以在所述半导体衬底110中形成隔离沟槽110a，所述隔离沟槽110a的深度一般在300nm～700nm之间；

如图1C所示，利用热氧化法在所述隔离沟槽110a的内壁上形成氧化硅保护层140，以修复刻蚀工艺对半导体衬底110造成的损伤，并圆化隔离沟槽110a底部的尖角(corner rounding)，在该热氧化过程中，衬垫氧化硅130上也会形成部分厚度的氧化硅保护层；

如图1D所示，利用化学气相淀积(chemical vapor deposition，CVD)工艺形成氧化硅填充层150以填充隔离沟槽110a，由于化学气相淀积工艺的特性，在向隔离沟槽110a淀积氧化硅的同时也会在氧化硅保护层140表面淀积相当厚度的氧化硅；

如图1E所示，需要利用化学机械抛光(Chemical-mechanical polishing，CMP)技术研磨去除衬垫氮化硅130表面淀积的氧化硅，并且停止在衬垫氮化硅130之上，最终形成一平坦的表面；

如图1F所示，最后，通过湿法刻蚀工艺将衬垫氧化硅130以及衬垫氧化硅130下方的衬垫氮化硅120去除，直至露出半导体衬底110的表面，至此，浅沟槽隔离结构完全形成。

然而，上述浅沟槽隔离结构制造方法虽然能提高器件的性能和集成度，但是通过湿法刻蚀工艺去除衬垫氧化硅130以及衬垫氧化硅130下方的衬垫氮化硅120时，由于隔离沟槽110a边缘的氧化硅的局部应力和材质的差异，且湿法刻蚀工艺具有各向同性的特性，导致对不同的氧化硅具有不同的刻蚀速率等原因，从而导致出现隔离沟槽边缘出现凹陷(divot)现象(如图1F中虚线所示区域)，该隔离沟槽边缘凹陷现象将会对器件造成很多负面效应，如门电压降低，漏电流增加等。

为了消除或改善隔离沟槽边缘凹陷现象，业界还采用另外一种浅沟槽隔离结构制造方法，该方法是将隔离沟槽内壁的保护层由单层的氧化硅保护层改为双层的保护层结构，具体参考图2A至图2F。

如图2A所示，在半导体衬底210上形成衬垫氧化硅220和衬垫氮化硅230；

如图2B所示，刻蚀所述衬垫氧化硅230、衬垫氮化硅220和部分半导体衬底210，以在所述半导体衬底210中形成隔离沟槽210a；

如图2C所示，利用热氧化法在隔离沟槽210a的内壁以及衬垫氮化硅230上形成氧化硅保护层240，接着再淀积一层氮化硅保护层260，从而形成氧化硅/氧化硅双保护层(oxide/nitride double liner)结构；

如图2D所示，然后，利用化学气相淀积工艺形成氧化硅填充层250以填充隔离沟槽210a，在向隔离沟槽210a淀积氧化硅的同时也会在氮化硅保护层260表面淀积相当厚度的氧化硅，即，在衬垫氮化硅230上形成有氧化硅保护层240、氮化硅保护层260以及氧化硅填充层250的三层薄膜结构；

如图2E所示，接着，需要利用化学机械抛光技术研磨去除氮化硅保护层260表面淀积的氧化硅，并停止在氮化硅保护层260之上，最终形成一平坦的表面；