[发明专利]形成栅极的方法、平坦化层间介质层的方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及形成栅极的方法、平坦化层间介质层的方法。

背景技术

现有技术中，形成栅极的工艺可分为前栅(gate first)工艺和后栅(gate last)工艺。前栅工艺是指先沉积栅介质层，在栅介质层上形成栅极，然后进行源漏注入，之后进行退火工艺以激活源漏中的离子。前栅工艺其工艺步骤简单，但在进行退火时，栅极不可避免地要承受高温，导致MOS管的阈值电压Vt漂移，影响管子性能。后栅工艺是指在退火工艺后，即在高温步骤后，刻蚀掉多晶硅伪栅，形成伪栅沟槽，再用合适的金属填充伪栅沟槽以形成栅极，这样可以使栅极避开高温，避免MOS管的阈值电压Vt漂移，影响管子性能。

在32nm工艺以及更先进的工艺中，主要利用金属形成栅极，现有技术中，利用后栅工艺形成金属栅极，其形成方法为：在基底上形成包括多晶硅伪栅极和侧墙的伪栅极结构；之后，形成刻蚀阻挡层，覆盖所述伪栅极结构和基底；接着，形成层间介质层，覆盖刻蚀阻挡层；利用CMP(chemical mechenical polishing，化学机械抛光)对层间介质层进行平坦化，去除高出多晶硅伪栅极的层间介质层和刻蚀阻挡层，以暴露出多晶硅伪栅极；去除多晶硅栅极，形成伪栅极沟槽；在伪栅极沟槽内和层间介质层上沉积金属，利用CMP平坦化工艺去除高出伪栅极沟槽的金属形成金属栅极。

现有技术的形成金属栅极的步骤中需要利用CMP工艺对层间介质层和刻蚀阻挡层进行平坦化以暴露出多晶硅伪栅极。图1至图4为现有技术的利用CMP工艺对层间介质层和刻蚀阻挡层进行平坦化以暴露出多晶硅伪栅极的剖面结构示意图，其中层间介质层的材料为氧化硅，刻蚀阻挡层的材料为氮化硅。参考图1至图4，现有技术中对作为层间介质层的氧化硅和作为刻蚀阻挡层的氮化硅的平坦化方法为：参考图1，在基底10上形成多晶硅伪栅极11以及侧墙12。参考图2，沉积氮化硅13作为刻蚀阻挡层，覆盖基底10、多晶硅伪栅极11和侧墙12；沉积氧化硅14作为层间介质层，覆盖氮化硅13。参考图3，利用对氧化硅和氮化硅具有高选择比的研磨液研磨氧化硅14以平坦化氧化硅14，在氮化硅13上停止研磨。参考图4，利用氮化硅研磨液研磨去除多晶硅伪栅极14上的氮化硅。该现有技术利用CMP工艺对氧化硅进行平坦化时，容易在氧化硅14形成凹陷，而且凹陷较大，参考图3中圆圈15标注位置，参考图5，由于凹陷较大，在后续工艺中，去除多晶硅伪栅极11形成伪栅极沟槽，利用物理气相沉积或其他方法沉积金属，该金属填充伪栅极沟槽且覆盖氮化硅和氧化硅，之后利用CMP工艺去除高出伪栅极沟槽的金属形成金属栅极16时，在凹陷内会残留金属17，该金属17的存在会导致短路现象，影响器件的性能。

现有技术中有许多关于平坦化的专利以及专利申请，例如2011年5月12日公开的公开号为“US2011/0111677A1”的美国专利申请“method for polishing semiconductor wafer(抛光半导体晶圆的方法)”，然而均没有解决以上的技术问题。

发明内容

本发明解决的问题是现有技术中利用后栅工艺形成栅极过程中，对层间介质层进行平坦化时，在层间介质层上形成较大凹陷。

为解决上述问题，本发明具体实施例提供一种平坦化层间介质层的方法，包括：

提供基底；

在所述基底上形成伪栅极结构，所述伪栅极结构包括伪栅极和侧墙，在所述伪栅极上形成被氧化的多晶硅层；

形成层间介质层，覆盖所述基底、伪栅极结构以及被氧化的多晶硅层；

以所述被氧化的多晶硅层为研磨停止层对所述层间介质层进行化学机械抛光以平坦化层间介质层。

可选的，所述在所述基底上形成伪栅极结构，所述伪栅极结构包括伪栅极和侧墙，在所述伪栅极上形成被氧化的多晶硅层包括：

在所述基底上形成多晶硅层；

在所述多晶硅层的表面形成被氧化的多晶硅层；

图形化所述被氧化的多晶硅层、多晶硅层，形成伪栅极以及伪栅极上被氧化的多晶硅层；

在所述伪栅极周围形成侧墙。

可选的，所述氧化所述多晶硅层在所述多晶硅层的表面形成被氧化的多晶硅层的方法为：在温度为700℃～800℃的范围内，在H₂O蒸气氛围内对所述多晶硅层进行热氧化，在多晶硅层的表面形成被氧化的多晶硅层。

可选的，所述图形化所述被氧化的多晶硅层、多晶硅层，形成伪栅极以及伪栅极上被氧化的多晶硅层；在所述伪栅极周围形成侧墙包括：