[发明专利]一种肖特基二极管及其制造方法

说明书

技术领域

本发明涉及半导体领域，尤其涉及一种肖特基二极管。

背景技术

肖特基二极管是利用金属与半导体之间接触势垒进行工作的一种多数载流子器件，与普通的PN结二极管相比，它具有正向导通电压低，响应速度快等优良特性。肖特基二极管在高频整流、开关电路和保护电路中作为整流和续流元件，可以大幅度降低功耗，提高电路效率和使用频率，减少电路噪声。随着电力电子技术的蓬勃发展，肖特基二极管的高频、低功耗等优良性能将为其赢得广阔的发展前景。

肖特基二极管是由重掺杂硅衬底及轻掺杂的硅外延层构成的硅外延片，外延表面的肖特基接触，衬底背面的欧姆接触电极及肖特基接触上方的金属电极组成的。然而，在有限面积的肖特基接触处,反向击穿电压通常会被限制在100V以下，这是由肖特基势垒区边缘处的空间电荷区弯曲所引起的电场集中造成的，因此在肖特基接触周围通常采用P+保护环结构来改善其反向击穿电压，使得反向击穿电压接近圆柱结的反向击穿电压。

图1是传统肖特基二极管的结构示意图，从图中可以看出该肖特基二极管包括半导体第一半导体层2，设于半导体第一半导体层2之下的背面的金属电极1，设于半导体第一半导体层2上的外延层3，设于外延层中的P型第一保护环14和与之隔开的P型第二保护环15，设于外延层之上位于第一保护环和第二保护环之间的势垒金属层6，设于外延层之上势垒金属区域外的氧化层8，设于外延层之上的第二金属电极7。图中第一保护环14和第二保护环15是为了降低肖特基势垒区边缘处的电场强度，以此来提高器件的反向击穿电压，但是由于要保证正向导通电压较小的前提下（使外延厚度和外延电阻率尽量小）很难把保护环的反向击穿电压做得很高，这样会使保护环先于肖特基结被击穿，导致器件的反向击穿电压很难达到较大的值。并且由于保护环和外延层之间构成的p-n结影响，导致这种结构恢复时间长、寄生电容大，降低了其高频特性。

发明内容

为了解决现有技术中肖特基二极管容易击穿,导通电压高等问题。

本发明提出一种肖特基二极管，包括: 第一半导体层，设于第一半导体层之下的第一金属电极，设于第一半导体层中相互隔开的第一沟槽和第二沟槽，位于沟槽中的绝缘层和绝缘层上的填充层，设于第一半导体层之上位于第一沟槽和第二沟槽之间势垒金属层，设于第一半导体层之上势垒金属层之外的氧化层，以及设于第一半导体层之上第二金属电极，所述的沟槽深度为2um至7um。

进一步地，本发明还包括设于第一半导体层和第一金属电极之间的第二半导体层。

进一步地，本发明所述的沟槽宽度为5um至30um。

进一步地，本发明所述沟槽中的绝缘层为二氧化硅层或氮化硅层；沟槽中的填充层为多晶硅层。

进一步地，本发明所述的沟槽中填充的二氧化硅层或氮化硅层的厚度为1um至2um。

进一步地，本发明所述的沟槽的拐角处为弧形。

本发明还公开了一种肖特基二极管的制造方法，包括以下步骤：

（a）在第一半导体层上形成氧化层；

（b）在氧化层上形成光刻胶层；

（c）定义出沟槽窗口，在第一半导体层中形成深度为2um至7um相互隔开的第一沟槽和第二沟槽；

（d）去除光刻胶，在沟槽中形成绝缘层；

（e）在第一半导体层上表面形成多晶硅层，去除沟槽区域外的多晶硅层；

（f）在第一半导体层上定义出势垒区，在势垒区上形成势垒金属层；

（g）在第一半导体层背面和正面形成金属电极。

  进一步地，本发明所述的肖特基二极管的制造方法，还还包括一下步骤：

（a）在第二半导体层上形成第一半导体层，

（b）在第一半导体层上形成氧化层；

 （c）在氧化层上形成光刻胶层；

 （d）定义出沟槽窗口，在第一半导体层中形成2um至7um相互隔开的第一沟槽和第二沟槽；

 （e）去除光刻胶，在沟槽中形成绝缘层；

 （f）在第一半导体层上表面形成多晶硅层，去除沟槽区域外的多晶硅层；

 （g）在第一半导体层上定义出势垒区，在势垒区上形成势垒金属层；

 （h）在第二半导体层的背面和第一半导体层的正面形成金属电极。

  进一步地，本发明所述肖特基二极管的制造方法中，沟槽宽度为5um至30um。

   进一步地，本发明所述肖特基二极管的制造方法中，沟槽中的绝缘层厚度为1um至2um。