[发明专利]一种数字延时锁定环电路

权利要求书

1.一种快速锁定数字延时锁定环电路，包括鉴相器、数字控制延时链、计数器；其特征在于，还包括占空比调整电路、数字时间转换器、复制延时单元；占空比调整电路输入接参考时钟，输出分别与数字控制延时链、精调鉴相器、数字时间转换器、移位计数器的输入端电连接；精调鉴相器输出接移位计数器的另一输入端；数字时间转换器输出接编码器输入，编码器、移位计数器的输出分别接数字控制延时链、复制延时单元的另两个输入端，数字控制延时链、复制延时单元的另两个输入端间，相互连接，双向通讯；数字控制延时链的输出与精调鉴相器的另一输入端电连接；复制延时单元输入接脉冲信号，输出相移后的脉冲信号；

其中，数字时间转换器、编码器，移位计数器组成数字延时锁定环的控制逻辑，为数字控制延时链、复制延时单元提供数字控制码。

2.如权利要求1所述的数字延时锁定环电路，其特征在于，所述数字控制延时链，包括至少四级相同的延时单元，每个延时单元均由相同的控制来控制，具有相同的延时量；每级延时单元内包括一粗调延时单元和一精调延时单元，粗调延时单元和精调延时单元串联设置；编码器、移位计数器的输出分别接数字控制延时链的另两个输入端，是编码器输出接每级延时单元内的粗调延时单元输入，移位计数器输出接每级延时单元内的精调延时单元输入。

3.如权利要求1所述的数字延时锁定环电路，其特征在于，所述数字控制延时链、复制延时单元的另两个输入端间，相互连接，双向通讯，是复制延时单元的另两个输入端，分别与每级延时单元内的粗调延时单元输入、精调延时单元输入电连接，双向通讯。

4.如权利要求2或3所述的数字延时锁定环电路，其特征在于，所述粗调延时单元，由多路选择器级联的方式实现，粗调延时单元的结构输入端的负载不随延时级数的变化而变化，同时因其结构的规律性，能根据不同的延时范围要求选择延时链的级数；精调延时单元为多个缓冲器的串联，通过增加或减小缓冲器的驱动能力来改变延时单元的延时量。

5.如权利要求1所述的数字延时锁定环电路，其特征在于，所述数字时间转换器，包括脉冲产生器、本征延时链、寄存器、TDC延时链及编码器；

脉冲产生器的输入端接参考时钟，在参考时钟的第一个时钟周期上升沿产生一个PULSE_START信号，在第二个时钟周期上升沿产生一个PULSE_END信号，两个信号间隔一个时钟周期；PULSE_START信号输入到本征延时链，输出信号TDC_IN[0]，再经过TDC延时链的单元TDU，依次得到的延时信号分别输入到寄存器的数据端，PULSE_END信号输入到寄存器的时钟端进行采样，寄存器采样后的结果送到编码器，经过编码器得到粗调节延时链的控制字，再由编码器转换器转成粗调节延时单元的控制码值。

6.如权利要求5所述的数字延时锁定环电路，其特征在于，所述本征延时链包括至少四个串联的精调节延时单元，其延时为数字控制延时链的最小延时；TDC延时链包括至少十六个串联的延时单元TDU，每个延时单元包括至少四个粗调延时单元中的多路选择器，每个延时单元的延时是粗调延时链的延时步长。

7.如权利要求1所述的数字延时锁定环电路，其特征在于，所述复制延时单元，与数字控制延时链的一个延时单元相同，包括串联的粗调、精调延时单元结构，复制延时单元负责DQS信号的相移，其延时量约为输入时钟周期的四分之一。

8.如权利要求1所述的数字延时锁定环电路，其特征在于，所述精调鉴相器，为交叉耦合RS锁存器结构，用于检测输入时钟和反馈时钟信号之间的相位差，并产生超前或滞后信号；三个精调鉴相器并联构成鉴相及锁定检测电路，还包括两个延时量可控的缓冲器D1、D2，缓冲器D1控制端接低电平，缓冲器D2控制端接高电平，Δt是缓冲器D1和D2的延时量的差值。

9.如权利要求1所述的数字延时锁定环电路，其特征在于，所述移位计数器，包括20个串联的计数器单元，产生20位的控制码控制精调节延时链；移位计数器是一个双向的移位计数器，产生的控制码为热温度计码，移位计数器每次的状态跳变只会有一位码值发生变化，避免了在状态跳转过程中精调节延时链输出信号的抖动以及延时突变。