[发明专利]一种半导体结构及其制造方法

权利要求书

1.一种半导体结构，包括，

半导体基体，所述半导体基体位于绝缘层上，所述绝缘层位于半导体衬底上；

源漏区，所述源漏区接于所述半导体基体的相对的第一侧面；

栅极，所述栅极位于所述半导体基体的相对的第二侧面上；

绝缘塞，所述绝缘塞位于所述绝缘层上并嵌于所述半导体基体中；

外延层，所述外延层夹在所述绝缘塞和所述半导体基体之间，对于NMOS器件，所述外延层为SiC；对于PMOS器件，所述外延层为SiGe。

2.根据权利要求1所述的半导体结构，其特征在于：还包括沟道层，

所述沟道层夹在所述第二侧面与所述外延层之间，和/或

所述沟道层夹在所述第二侧面与所述绝缘塞之间。

3.根据权利要求1所述的半导体结构，其特征在于：在所述第二侧面和所述绝缘塞之间夹有掩膜层，在垂直于所述半导体衬底的方向上，所述沟道层夹于所述绝缘层和所述掩膜层之间。

4.根据权利要求1所述的半导体结构，其特征在于：在垂直于所述第二侧面的方向上，所述外延层的厚度为5nm～40nm。

5.根据权利要求1或2所述的半导体结构，其特征在于：在垂直于所述半导体衬底的方向上，所述栅极和/或所述绝缘塞至少高于所述沟道层。

6.根据权利要求1或2所述的半导体结构，其特征在于：所述绝缘塞材料为氮化硅、氧化硅、氮氧化硅中的一种或其组合。

7.根据权利要求1或2所述的半导体结构，其特征在于：对于NMOS器件，所述绝缘塞具有压应力；对于PMOS器件，所述绝缘塞具有拉应力。

8.根据权利要求1所述的半导体结构，其特征在于：所述第一侧面与所述第二侧面垂直。

9.根据权利要求1所述的半导体结构，其特征在于：在所述SiGe中，Ge的原子数百分比的取值范围为10％～70％；在所述SiC中，C的原子数百分比的取值范围为0.2％～2％。

10.一种半导体结构的制造方法，其特征在于，包括：

在半导体衬底上形成绝缘层；

在绝缘层上形成半导体基底；

形成栅极，所述栅极位于所述半导体基底的相对的第二侧面上；

形成源漏区，所述源漏区接于所述半导体基底的相对的第一侧面；

去除所述半导体基底内部分材料，以在所述半导体基底内形成空腔，所述空腔暴露所述绝缘层；

在所述空腔中选择性外延SiGe或SiC，形成外延层；

在空腔中形成绝缘塞。

11.根据权利要求10所述的方法，其特征在于，

形成所述半导体基底的步骤包括：

在所述绝缘层上形成第一半导体层、停止层、图形化的牺牲层和保护层以及环绕所述图形化的牺牲层和保护层的第一侧墙；

以所述第一侧墙为掩膜，形成图形化的所述停止层和所述第一半导体层；

确定源漏区并去除覆盖所述源漏区的所述第一侧墙、所述保护层和所述牺牲层，暴露所述停止层；

形成环绕所述保护层和所述牺牲层的第二侧墙；

此时，在所述半导体基底内形成空腔的步骤包括：

以所述第一侧墙和所述第二侧墙为掩膜，去除所述保护层、所述牺牲层、所述第一半导体层，所述停止层材料与所述保护层、所述牺牲层、所述第一半导体层、所述第一侧墙和所述第二侧墙材料不同。

12.根据权利要求10所述的方法，其特征在于：在垂直于所述半导体衬底的方向上，所述绝缘塞至少高于图形化的所述第一半导体层。

13.根据权利要求10所述的方法，其特征在于，在垂直所述第二侧面方向上，所述外延层至少形成在所述空腔的一边的内壁上，所述外延层至少覆盖图形化的所述第一半导体层。

14.根据权利要求10所述的方法，其特征在于：在垂直于所述第二侧面的方向上，所述外延层的厚度为5nm～40nm。

15.根据权利要求10所述的方法，其特征在于：所述第一侧面与所述第二侧面垂直。

16.根据权利要求10所述的方法，其特征在于：所述绝缘塞材料为氮化硅、氧化硅、氮氧化硅中的一种或其组合。

17.根据权利要求10所述的方法，其特征在于：对于NMOS器件，所述外延层为SiC，C的原子数百分比的取值范围为0.2％～2％；对于PMOS器件，所述外延层为SiGe，Ge的原子数百分比的取值范围为10％～70％。