[发明专利]具有金属栅极的半导体元件的制作方法

说明书

技术领域

本发明涉及一种具有金属栅极的半导体元件及其制作方法，尤指一种实施后栅极(gate last)工艺的具有金属栅极的半导体元件及其制作方法。

背景技术

随着半导体元件尺寸持续微缩，传统方法中利用降低栅极介电层，例如降低二氧化硅层厚度，以达到最佳化目的的方法，面临到因电子的穿隧效应(tunneling effect)而导致漏电流过大的物理限制。为了有效延展逻辑元件的世代演进，高介电常数(high dielectric constant，以下简称为high-k)材料因具有可有效降低物理极限厚度，并且在相同的等效氧化厚度(equivalent oxide thickness，EOT)下，有效降低漏电流并达成等效电容以控制沟道开关等优点，而被用以取代传统二氧化硅层或氮氧化硅层作为栅极介电层。

而传统的栅极材料多晶硅则面临硼穿透(boron penetration)效应，导致元件效能降低等问题；且多晶硅栅极还遭遇难以避免的耗层效应(depletion effect)，使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的衰退等困境。针对此问题，半导体业界更提出以新的栅极材料，例如利用具有功函数(work function)金属层的金属栅极来取代传统的多晶硅栅极，用以作为匹配high-k栅极介电层的控制电极。

然而，即使利用high-k栅极介电层取代传统二氧化硅或氮氧化硅介电层，并以具有匹配功函数的金属栅极取代传统多晶硅栅极，如何持续地增加半导体元件效能，例如能确保N型金属氧化物半导体(n-type metal-oxide-semiconductor，nMOS)晶体管的金属栅极具有4.1电子伏特(eV)左右的功函数，以及确保p型金属氧化物半导体(p-type metal-oxide-semiconductor，pMOS)晶体管的金属栅极具有5.1eV左右的功函数，一直为半导体业者所欲解决的问题。

发明内容

因此，本发明的目的之一在于提供一种金属栅极的制作方法，以可确保nMOS晶体管或pMOS晶体管的金属栅极具有所需的功函数。

根据本发明所提供的权利要求，提供一种具有金属栅极的半导体元件的制作方法，该制作方法首先提供基底，该基底上形成有至少一第一半导体元件。接下来于该第一半导体元件内形成第一栅极沟槽，随后于该第一栅极沟槽内形成第一功函数金属层。待于该第一栅极沟槽内形成该第一功函数金属层之后，对该第一功函数金属层进行分耦式等离子体氧化(decoupled plasma oxidation，以下简称为DPO)处理。

根据本发明所提供的具有金属栅极的半导体元件的制作方法，于半导体元件，尤其是P型半导体元件的栅极沟槽内形成该第一功函数金属层之后，进行DPO处理，由此调整该第一功函数金属层的功函数至目标功函数。此外，由于DPO处理后的第一功函数金属层已具有目标功函数，因此本发明所提供的具有金属栅极的半导体元件的制作方法甚至可取代已知的金属后热处理(post-metal anneal)，并由此避免因金属后热处理而造成的影响。换句话说，本发明所提供的具有金属栅极的半导体元件的制作方法不仅可确保半导体元件的金属栅极皆具有符合要求的功函数，更进一步确保具有金属栅极的半导体元件的电性表现。

附图说明

图1至图5为本发明所提供的具有金属栅极的半导体元件的制作方法的第一优选实施例的示意图。

图6至图10为本发明所提供的具有金属栅极的半导体元件的制作方法的第二优选实施例的示意图。

附图标记说明

100、200    基底

102、202    浅沟绝缘

104、204    高介电常数栅极介电层

106、206    底部阻障层

108、208    蚀刻停止层

110、210    第一半导体元件

112、212    第二半导体元件

120、220    第一轻掺杂漏极

122、222    第二轻掺杂漏极

124、224    间隙壁

130、230    第一源极/漏极

132、232    第二源极/漏极

134、234    金属硅化物

140、240    接触洞蚀刻停止层

142、242    内层介电层

150、250    第一栅极沟槽