[发明专利]制造栅极介电层的方法

说明书

技术领域

本发明涉及集成电路制造，更具体地，涉及带有栅极介电层的半导体器件。

背景技术

半导体集成电路(IC)工业经历了快速的发展。IC材料和设计中的技术进步产生出数代IC，每代IC都比上一代IC具有更小更复杂的电路。随着晶体管尺寸的减小，为了在栅极长度减小的情况下保持性能，栅极介电层的厚度必须减小。然而，为了降低栅极泄漏，需要使用高介电常数(高-k)栅极电介质，这种栅极电介质能够在保持与未来的技术节点中所使用的栅极介电层可能提供的有效厚度相同的同时，也会具有更大的物理厚度。该栅极介电层进一步包括界面层，用于降低高-k栅极电介质和硅衬底之间的损坏。

然而，在互补金属氧化物半导体(CMOS)制造中，存在着实现上述特征和工艺的挑战。随着栅极长度和器件之间间隔的减小，这种问题尤为突出。例如，因为栅极介电层的厚度变化会导致输入/输出(I/O)器件的阈值电压产生变化，所以对I/O器件来说难以获得稳定的阈值电压，从而增加了器件不稳定性和/或器件损坏的可能性。

发明内容

在一个实施例中，一种半导体器件，包括：衬底，具有第一有源区域；第一栅极结构，位于第一有源区域上方，其中，第一栅极结构包括第一界面层，具有凸形顶面；第一高-k电介质，位于第一界面层上方；以及第一栅电极，位于第一高-k电介质上方。

其中，第一界面层包含氟掺杂氧化硅或者氟掺杂氮氧化硅。

其中，第一界面层的氟浓度的原子百分比处于大约2％到8％的范围内。

其中，凸型顶面包括最高点，最高点朝着凸型顶面的边缘倾斜。

其中，第一界面层的最小厚度与第一界面层的最大厚度的比例为0.5到0.7。

其中，第一高-k电介质包含氟掺杂高-k电介质。

其中，氟掺杂高-k电介质的氟浓度的原子百分比处于大约2％到8％的范围内。

其中，氟掺杂高-k电介质包含氟掺杂氧化铪。

该半导体器件进一步包括第二栅极结构，位于第二有源区域上方，其中，第二栅极结构包括：第二界面层，具有凹型顶面；第二高-k电介质，位于第二界面层上方；以及第二栅电极，位于第二高-k电介质上方。

其中，第二界面层包含氧化硅或者氮氧化硅。

其中，凹型顶面包括最低点，最低点朝着凹形顶面的边缘倾斜。

其中，第二界面层的最小厚度与第二界面层的最大厚度的比例为0.6到0.8。

其中，第二界面层的最大厚度小于第一界面层的最大厚度。

其中，第二界面层的最大厚度与第一界面层的最大厚度的比例为0.3到0.9。

其中，第一栅极结构是输入/输出(I/O)器件的一部分，第二栅极结构是核心器件的一部分。

在另一个实施例中，一种半导体器件，包括：衬底，具有第一有源区域；第一栅极结构，位于第一有源区域上方，其中，第一栅极结构包括第一界面层，具有凸形顶面；第一高-k电介质，位于第一界面层上方；以及第一栅电极，位于第一高-k电介质上方；第二栅极结构，位于第二有源区域上方，其中，第二栅极结构包括：第二界面层，具有凹形顶面；第二高-k电介质，位于第二界面层上方；以及第二栅电极，位于第二高-k电介质上方。

在又一实施例中，一种制造栅极介电层的方法，包括：在衬底上方形成界面层；在界面层上形成高-k电介质；以及在高-k电介质和界面层上实施含氟等离子处理。

其中，使用选自NF₃、CF₄、和SF₆的化学品作为氟气源进行执行实施含氟等离子处理的步骤。

其中，在大约50mTorr到100mTorr的压力下执行实施含氟等离子处理的步骤。

其中，在大约100℃到350℃的温度下执行实施含氟等离子处理的步骤。

其中，在大约500W到3000W的电源功率下执行实施含氟等离子处理的步骤。

通过参考附图，在以下实施例中进行了详细描述。

附图说明

根据以下结合附图的详细描述可以最好地理解本发明。需要强调的是，根据工业中的标准实践，各种不同部件没有按比例绘制，并且只是用于图示的目的。实际上，为了使论述清晰，可以任意增加或减小各种部件的数量和尺寸。

图1是示出了根据本公开的各个方面的制造栅极介电层的方法的流程图；以及