[发明专利]半导体器件结构及其制作方法

说明书

 

技术领域

本发明涉及半导体制造工艺，特别涉及一种半导体器件结构及其制作方法。

背景技术

随着半导体芯片集成度的不断提高，芯片上的半导体器件的几何尺寸不断缩小，导致金属氧化物半导体场效应管（Metal Oxide Semiconductor Field Effect Transistor，MOSFET）内的源极和漏极之间的间距缩短。对于MOSFET的理想电流-电压特性，当测试电压（V_g）小于阈值电压（V_t）时，漏电流（I_d）为0。而实际情况是，当测试电压小于阈值电压时，沟道表面处于弱反型状态（与开启时的强反型有区别），此时漏电流很小，但不为0，此电流称为亚阈值漏电流（Sub-threshold Leakage）。

以N型MOSFET为例，图1A为NMOSFET中源极与漏极良好绝缘的亚阈值电流形成的示意图。如图1A所示，当栅极110上施加的测试电压小于阈值电压时，会有少量电子从源极120A穿过栅极110下方的沟道区域以及沟道区域与源极120A和漏极120B之间的耗尽区130进入漏极120B，进而产生了亚阈值漏电流。

然而，随着半导体器件尺寸的不断缩小，源极120A与漏极120B不断靠近，导致沟道区域逐渐变窄。图1B为NMOSFET中源极与漏极穿通的亚阈值电流形成的示意图。如图1B所示，由于源极120A与漏极120B之间的间距非常小，导致两侧的耗尽区130连通，这样即使栅极110上施加的测试电压小于阈值电压，仍然会有大量的电子从源极120A穿过沟道区域以及沟道区域与源极120A和漏极120B之间的耗尽区130进入漏极120B，进而导致亚阈值漏电显著增大。当上述穿通现象发生时，MOSFET即使处于“OFF”状态，也无法实现关断。

因此，需要一种半导体器件结构及其制作方法，以解决现有技术存在的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提供一种半导体器件结构的制作方法，包括：a）提供半导体衬底，所述半导体衬底上形成有覆盖层，所述覆盖层具有暴露所述半导体衬底的开口图案；b）以所述覆盖层为掩膜对所述半导体衬底进行刻蚀，以形成开口；c）在所述开口的内侧壁上形成侧墙对；d）在所述开口内形成硅填充层，且所述硅填充层的上表面高于所述半导体衬底的上表面；e）在所述硅填充层上形成牺牲层，所述牺牲层的底部与所述侧墙对的顶部之间的距离为预定距离；f）去除所述覆盖层；以及g）在所述硅填充层的两侧形成硅材料层，且去除所述牺牲层，其中，所述硅材料层的上表面与所述硅填充层的上表面齐平。

优选地，所述覆盖层的形成方法，包括：在所述半导体衬底上依次形成第一氧化物层和第一氮化物层；以及对所述第一氧化物层和所述第一氮化物层进行刻蚀，以形成具有所述开口图案的所述覆盖层。

优选地，所述侧墙对的形成方法，包括：采用热氧化法在所述开口的底部和内侧壁上形成热氧化层；以及去除位于所述开口的底部的热氧化层，以形成所述侧墙对。

优选地，所述牺牲层的材料为氧化物。

优选地，所述牺牲层是采用热氧化法形成的。

优选地，所述侧墙对的材料为氧化物或氮化物。

优选地，去除所述覆盖层的方法，包括：对所述第一氮化物层进行刻蚀；对所述第一氧化层进行刻蚀。

优选地，所述硅填充层和/或所述硅材料层是采用外延生长法形成的。

优选地，所述侧墙对的高度为50-5000埃。

优选地，所述预定距离为50-2000埃。

优选地，所述方法在所述g）步骤之后还包括：h）在所述g）步骤所获得的器件上形成栅极，所述栅极位于所述侧墙对的正上方，且所述栅极的宽度大于或等于所述侧墙对之间的最大距离。

优选地，所述方法在所述h）步骤之后还包括：i）在所述栅极两侧的所述半导体衬底中形成源极和漏极，其中，所述侧墙对位于所述源极和所述漏极之间。

本发明还提供一种半导体器件结构，包括：半导体衬底；在所述半导体衬底上形成的栅极，以及位于所述栅极两侧的所述半导体衬底中的源极和漏极；侧墙，所述侧墙位于所述半导体衬底中的所述源极和所述漏极之间。