[发明专利]具有内置自测的DRAM存储器控制器及其方法

权利要求书

1.一种集成电路，包括：

存储器接口，用于使所述集成电路与至少一个动态随机存取存储器(DRAM)接口；

处理模块，用于执行至少一个应用；

耦接到所述处理模块和所述存储器接口的DRAM控制器，用于结合所述应用控制对所述至少一个动态随机存取存储器的存取；以及

耦接到所述DRAM控制器的DRAM内置自测(DBIST)单元，用于测试所述存储器接口，所述DBIST单元包括：

输入寄存器，用于接收多个用户测试选项；

耦接到所述输入寄存器的控制器，用于按照所述多个用户测试选项控制所述存储器接口的测试；以及

耦接到所述控制器的输出寄存器，用于存储作为所述存储器接口的测试结果而产生的测试数据。

2.如权利要求1所述的集成电路，其中所述存储器接口的测试包括多个读事务和多个写事务；并且

其中所述多个用户测试选项包括所述多个读事务和所述多个写事务之间交错的程度。

3.如权利要求1所述的集成电路，其中所述存储器接口的测试包括多个读事务突发和多个写事务突发；并且

其中所述多个用户测试选项包括与以下中的至少一项相关的大小指示符：所述多个读事务突发的大小；和所述多个写事务突发的大小。

4.如权利要求1所述的集成电路，其中所述多个用户测试选项包括地址产生选择，并且其中所述DBIST单元进一步包括：

耦接到所述控制器的地址模式产生器，用于产生DRAM地址序列；

耦接到所述控制器的随机数产生器，用于产生多个随机DRAM地址；以及

耦接到所述地址模式产生器和所述随机数产生器的选择器，用于基于所述地址产生选择，在所述DRAM地址序列和所述多个随机DRAM地址之间进行选择。

5.如权利要求1所述的集成电路，其中所述多个用户测试选项包括字节使能产生选择，并且其中所述DBIST单元进一步包括：

耦接到所述控制器的写数据模式产生器，用于产生字节使能的模式；

耦接到所述控制器的随机数产生器，用于产生多个随机字节使能；以及

耦接到所述写数据模式产生器和所述随机数产生器的选择器，用于基于所述字节使能产生选择，在所述字节使能的模式和所述多个随机字节使能之间进行选择。

6.如权利要求1所述的集成电路，其中所述多个用户测试选项包括写数据产生选择，并且其中所述DBIST单元进一步包括：

耦接到所述控制器的写数据模式产生器，用于产生写数据的模式；

耦接到所述控制器的随机数产生器，用于产生多个随机数据；以及

耦接到所述写数据模式产生器和所述随机数产生器的选择器，用于基于所述写数据产生选择，在所述写数据的模式和所述多个随机写数据之间进行选择。

7.如权利要求1所述的集成电路，其中所述多个用户测试选项包括测试数据选择，所述测试数据选择指示响应于故障而要被存储在所述输出寄存器中的测试数据。

8.如权利要求1所述的集成电路，其中所述多个用户测试选项包括测试持续时间选择，所述测试持续时间选择指示所述存储器接口的测试的持续时间。

9.如权利要求1所述的集成电路，其中所述多个用户测试选项包括具有第一值和第二值的主机中断选择，所述第一值指示在发生故障的情况下有中断产生，所述第二值指示在发生故障的情况下没有主机中断产生，并且其中在发生故障的情况下，所述控制器响应于所述主机中断选择，选择性地产生主机中断。

10.一种方法，包括：

使集成电路经由存储器接口与至少一个动态随机存取存储器(DRAM)接口；

接收多个用户测试选项；

按照所述多个用户测试选项控制所述存储器接口的测试；以及

存储作为所述存储器接口的测试结果而产生的测试数据。

11.如权利要求10所述的方法，其中所述存储器接口的测试包括多个读事务和多个写事务；并且

其中所述多个用户测试选项包括所述多个读事务和所述多个写事务之间交错的程度。