[发明专利]半导体的制造方法有效

申请号：	201110239111.4	申请日：	2011-08-19
公开（公告）号：	CN102867741A	公开（公告）日：	2013-01-09
发明（设计）人：	王文杰;陈逸男;刘献文	申请（专利权）人：	南亚科技股份有限公司
主分类号：	H01L21/28	分类号：	H01L21/28;H01L21/336
代理公司：	北京同立钧成知识产权代理有限公司 11205	代理人：	臧建明
地址：	中国台湾桃园县龟山***	国省代码：	中国台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	半导体制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本发明涉及一种半导体的制造方法。

背景技术

随着科技的进步，电子元件的制造朝向高积集度，以符合电子元件轻、薄、短、小的趋势。提高积集度的方法，除了缩小半导体元件本身的尺寸之外，也可经由减小半导体元件之间的距离来达成。

一般来说，会在栅极之间形成与位元线电性连接的接触插塞，且于栅极表面形成阻障层以与接触插塞保持电性绝缘。详言之，于基底上形成栅极及栅极之间的开口后，会于基底上形成一阻障层，以全面覆盖栅极表面以及开口侧壁与底部的表面。接着，移除开口底部上的阻障层，使开口暴露出位元线，然后于开口中形成与位元线电性连接的接触插塞。然而，在上述工艺中，用以移除开口底部上的阻障层的蚀刻工艺通常会一并移除位于栅极的顶角处的阻障层，使得栅极的顶角处的阻障层圆化(rounding)或者是使得栅极被暴露出来。如此一来，后续填入开口的接触插塞可能会与栅极的顶角处接触而电性连接，导致栅极与位元线短路。

发明内容

本发明提供一种半导体的制造方法，以避免导体图案表面的阻障层受到破坏。

本发明提供一种半导体的制造方法。于一蚀刻机台中提供一基底，基底上形成有多个第一导体图案、一阻障层以及一图案化绝缘层，其中第一导体图案之间具有多个第一开口，阻障层覆盖第一导体图案的表面与第一开口的表面，图案化绝缘层形成于第一导体图案上且具有多个第二开口，第二开口暴露出位于第一导体图案的顶角上的阻障层，且各第二开口与对应的第一开口连通。于阻障层上沉积第一聚合物层与第二聚合物层，其中第一聚合物层位于第一导体图案的顶角上，第二聚合物层位于第一开口的底部上，且第一聚合物层的厚度大于第二聚合物层的厚度。进行一蚀刻工艺，以移除位于第一开口的底部上的第二聚合物层与阻障层。

在本发明的一实施例中，上述的蚀刻工艺会同时移除位于第一导体图案的顶角上的第一聚合物层。

在本发明的一实施例中，进行蚀刻工艺后，还包括移除残留于第一导体图案的顶角上的第一聚合物层。

在本发明的一实施例中，进行蚀刻工艺后，上述的蚀刻工艺实质上未蚀刻第一导体图案的顶角上的阻障层。

在本发明的一实施例中，上述的第一导体图案的顶角上的第一聚合物层的厚度介于1nm至5nm。

在本发明的一实施例中，上述的第一导体图案的顶角上的阻障层的厚度介于5nm至15nm。

在本发明的一实施例中，上述的基底中还形成有多个第二导体图案，于进行蚀刻工艺后，各第一开口暴露出对应的一第二导体图案。

在本发明的一实施例中，进行蚀刻工艺后，还包括于第一开口中形成一接触插塞，接触插塞藉由阻障层与第一导体图案保持电性绝缘，且接触插塞与对应的第二导体图案电性连接。

在本发明的一实施例中，上述的沉积第一聚合物层与第二聚合物层时，将蚀刻机台的压力设定为50毫托(mTorr)至150毫托(mTorr)。

在本发明的一实施例中，上述的沉积第一聚合物层与第二聚合物层的方法包括使用氟化硅与氯化硅气体。

在本发明的一实施例中，上述的第一聚合物层与第二聚合物层的材料包括碳氢化合物。

在本发明的一实施例中，上述的阻障层的材料包括低压四乙氧基硅烷(LP-TEOS)。

在本发明的一实施例中，上述的蚀刻工艺包括一电浆蚀刻工艺。