[发明专利]一种半导体结构及其制造方法

权利要求书

1.一种半导体结构的制造方法，该方法包括以下步骤：

(a)提供衬底，在所述衬底上形成介质层和伪栅层；

(b)对所述伪栅层进行掺杂并退火；

(c)对所述伪栅层进行图形化，并形成伪栅，所述伪栅的顶部截面大于所述伪栅的底部截面；

(d)形成侧墙、源/漏区；

(e)沉积层间介质层并平坦化；

(f)去除伪栅以在所述侧墙内形成开口；

(g)在所述开口内形成栅极。

2.根据权利要求1所述的方法，步骤(b)中，掺杂的方法为扩散或离子注入，掺杂的离子为硼、磷或砷。

3.根据权利要求1所述的方法，步骤(b)中，所述伪栅层表面的掺杂浓度为1×10¹⁹cm^-3～1×10²¹cm^-3，经过退火，在所述伪栅层中，形成掺杂离子从表面到内部逐渐减小的浓度梯度分布。

4.根据权利要求1或3所述的方法，步骤(c)中，图形化所述伪栅层形成伪栅的方法为：

在所述伪栅层上形成硬掩模层，所述硬掩模层对应将要形成的伪栅顶部形状；

采用KOH、TMAH或EDP对暴露的伪栅层进行湿法腐蚀。

5.根据权利要求4所述的方法，在进行湿法腐蚀之前，还包括采用反应离子刻蚀所述暴露的伪栅层。

6.根据权利要求1所述的方法，其中，

步骤(d)中形成源漏区之前，还包括形成源/漏延伸区；

步骤(d)在形成源漏区之后，还包括在源/漏区表面形成硅化物接触。

7.根据权利要求6所述的方法，步骤(c)形成伪栅之后或步骤(d)形成硅化物接触之前，还包括去除暴露的所述介质层。

8.根据权利要求1所述的方法，步骤(f)中，还包括去除位于所述伪栅下面的介质层。

9.根据权利要求1或8所述的方法，步骤(g)中，在形成栅极之前还包括，在所述开口中形成栅介质层，所述栅介质层的材料为氧化硅、氮化硅、HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al₂O₃、La₂O₃、ZrO₂、LaAlO或其组合。

10.一种半导体结构，该结构包括衬底、栅堆叠、侧墙、源/漏区，其中：

所述栅堆叠位于所述衬底之上，包括栅介质层和栅极，所述栅极的顶部截面大于所述栅极的底部截面，所述栅介质层夹于所述栅极和所述衬底之间，或所述栅介质层包裹所述栅极的侧壁和底部；

所述侧墙位于所述栅堆叠的两侧；

所述源/漏区形成于所述衬底之中，位于所述栅堆叠的两侧。

11.根据权利要求10所述的半导体结构，其中，所述栅极的侧壁与所述衬底之间的夹角为45°～85°。