[发明专利]浮栅器件及其方法

权利要求书

1.一种浮栅器件，包括：

衬底，具有沟道区；

浮栅电介质材料，在沟道区上方；

浮栅，在浮栅电介质材料上，并且包括：

多晶硅材料，以及

杂质，在多晶硅材料中，并且被配置为与多晶硅材料相互作用以抵制实质上热感生的多晶硅材料晶粒尺寸变化；

控制栅电介质，在浮栅上；以及

控制栅，在控制栅电介质上。

2.如权利要求1的浮栅器件，其中，杂质被配置为多晶硅材料相互作用以抵制由于将多晶结构加热到一定温度而引起的实质上热感生的多晶硅材料晶粒尺寸变化，其中，在没有杂质的情况下，多晶硅结构的晶粒尺寸在所述一定温度下实质上增大。

3.如权利要求1的浮栅器件，其中，

在加热到阈值温度期间，多晶硅材料能够受到晶粒尺寸增长和相应的阈值电压特性变化的影响，以及

多晶硅材料中的杂质被配置为：在将多晶硅材料加热到阈值温度期间，减弱多晶硅材料的晶粒尺寸增长，以保持多晶硅材料的阈值电压特性。

4.如权利要求1的浮栅器件，其中，

浮栅被配置为工作在第一存储状态以及工作在第二存储状态，在第一存储状态下在浮栅中存储高电荷水平，在第二存储状态下在浮栅中存储较低电荷水平；

杂质被配置为抵制多晶硅材料的晶粒尺寸变化以及保持多晶硅材料针对各个存储状态的电荷存储特性。

5.如权利要求1的浮栅器件，其中，

浮栅被配置为工作在第一存储状态以及工作在第二存储状态，其中，在第一存储状态下在浮栅中存储高电荷水平，在第二存储状态下在浮栅中存储较低电荷水平；

第一存储状态由高阈值电压来表征，其中，控制栅和浮栅被配置为：施加偏置，以响应于施加到控制栅的至少与所述高阈值电压一样高的电压而将沟道切换到导通状态；

第二存储状态由低阈值电压来表征，其中，控制栅和浮栅被配置为：施加偏置，以响应于施加到控制栅的至少与所述低阈值电压一样高的电压而将沟道切换到导通状态；以及

浮栅经由杂质被配置为：在热处理期间抵制晶粒尺寸增长，以保持所述高阈值电压和所述低阈值电压之间的差值足以允许向控制栅施加读取电压，其中，

当浮栅在第二存储状态时，所述读取电压将沟道切换到导通状态，以及

当浮栅在第一存储状态时，所述读取电压不将沟道切换到导通状态。

6.如权利要求5的浮栅器件，其中，浮栅中的杂质和多晶硅被配置为：在热处理期间抵制多晶硅晶粒尺寸的增长，以在热处理之后保持所述高阈值电压和所述低阈值电压之间的差值足以允许向控制栅施加一定范围的读取电压，所述一定范围的读取电压当浮栅在第二存储状态时将沟道切换到导通状态，而当浮栅在第一存储状态时不将沟道切换到导通状态，所述一定范围的读取电压中的最低电压值和最高电压值之间的差值至少是所述高阈值电压和所述低阈值电压之间的差值的二分之一。

7.如权利要求5的浮栅器件，其中，杂质和多晶硅被配置为：在将多晶结构加热到热处理温度期间和之后，实质上保持所述高阈值电压和所述低阈值电压之间的差值，其中，在没有杂质的情况下，多晶硅结构的晶粒尺寸在所述热处理温度下增大。

8.如权利要求1的浮栅器件，其中，该杂质包括IV族材料、氮和氧中的至少一种。

9.如权利要求1的浮栅器件，其中，杂质是碳。

10.一种浮栅叠层，包括：

控制栅；

多晶硅浮栅，被配置为存储电荷以设置存储单元的阈值电压特性；

栅间电介质，在控制栅和多晶硅浮栅之间；以及

杂质，被注入到多晶硅浮栅的多晶结构中，所述杂质被配置为：当浮栅叠层受到热处理时，与多晶结构相互作用并减弱热感生的多晶结构晶粒尺寸增长，以及保持阈值电压特性。

11.一种用于形成浮栅存储器件的方法，该方法包括：

形成包括多晶硅浮栅和控制栅的栅叠层，其中，控制栅通过栅间电介质与浮栅隔开，栅叠层被配置为在多晶硅浮栅中存储电荷以设置存储单元的阈值电压特性；

将杂质引入多晶硅浮栅的多晶结构中；以及

对多晶硅浮栅进行热处理，并且使用所注入的杂质来与多晶结构相互作用、减弱热感生的多晶结构晶粒尺寸增长、和保持阈值电压特性。