[发明专利]半导体元件及其制造方法

权利要求书

1.一种半导体元件，包括：

多条埋入式位元线，设置于一基底中，所述多条埋入式位元线平行排列且沿着一第一方向延伸；

多条位元线接触窗，分别设置于所述多条埋入式位元线的一侧的该基底中，所述多条埋入式位元线分别经由所述多条位元线接触窗电性连接该基底；

多条介电层，分别设置于所述多条埋入式位元线上；以及

多条埋入式字元线，设置于该基底中且位于该介电层上，所述多条埋入式字元线平行排列且沿着不同于该第一方向的一第二方向延伸，其中各所述多条埋入式字元线的下部具有多个突出部，各所述多个突出部分别位于相邻两介电层之间。

2.如权利要求1所述的半导体元件，其特征在于，所述多条埋入式字元线直接接触所述多条位元线接触窗。

3.如权利要求1所述的半导体元件，其特征在于，各所述埋入式字元线包括：

一第一导线以及一第二导线，分别沿着该第二方向延伸；以及

多个连接部，位于所述多条介电层上且连接相邻的该第一导线及该第二导线。

4.如权利要求1所述的半导体元件，其特征在于，各所述埋入式字元线包括一阻障层与一导体层。

5.如权利要求1所述的半导体元件，其特征在于，所述位元线接触窗包括掺杂区。

6.一种半导体元件的制造方法，包括：

于一基底中形成多个第一沟渠，所述多个第一沟渠平行排列且沿着一第一方向延伸；

于所述多个第一沟渠的下部形成多条埋入式位元线；

于所述多个第一沟渠的侧壁中形成多条位元线接触窗，所述多条位元线接触窗分别位于所述多条埋入式位元线的一侧以电性连接该基底；

于该基底上形成一介电层，该介电层覆盖所述多条埋入式位元线并填满所述多个第一沟渠；

移除部分该基底及该介电层，以形成多个第二沟渠，所述多个第二沟渠平行排列且沿着不同于该第一方向的一第二方向延伸，其中位于所述多个第二沟渠中的该基底上表面低于位于所述多个第二沟渠中的该介电层上表面；以及

于所述多个第二沟渠中形成多条埋入式字元线，各所述多条埋入式字元线的下部具有多个突出部，所述多个突出部形成于该基底上。

7.如权利要求6所述的半导体元件的制造方法，其特征在于，所述多条埋入式字元线直接接触所述多条位元线接触窗。

8.如权利要求6所述的半导体元件的制造方法，其特征在于，位于相邻的所述多个第二沟渠之间的该介电层为多层介电层，其包括具有不同蚀刻选择性的一第一介电材料以及一第二介电材料，该第一介电材料设置于所述多条埋入式位元线以及该第二介电材料之间。

9.如权利要求8所述的半导体元件的制造方法，其特征在于，所述多条埋入式字元线的制造方法包括：

移除该第二介电材料；

于该基底上形成一导体层，该导体层填入所述多个第二沟渠中且形成于该第一介电材料上；以及

图案化该导体层，以于各所述多个第二沟渠中分别形成沿着该第二方向延伸的一第一导线以及一第二导线，其中位于该第一介电材料上的该导体层形成多个连接部，以连接分别位于相邻两第二沟渠中的该第一导线以及该第二导线。

10.如权利要求6所述的半导体元件的制造方法，其特征在于，所述位元线接触窗包括掺杂区。