[发明专利]一种FFT倒序操作存储器数据调度方法及电路

说明书

技术领域

本发明属于超大规模集成电路(VLSI，Very Large Scale Integrated Circuit)领域，具体涉及到一种快速傅立叶变换(FFT，Fast Fourier Transform)倒序操作的存储器数据调度方法和电路结构。

背景技术

随着雷达、卫星和消费电子等应用需求的不断增长，FFT处理器设计的点数和精度需求不断增加，流水线结构具有灵活可配置的特点，并且作为提升计算速度的重要手段，因而被广泛采用。在大点数的浮点数据格式的FFT计算中，倒序模块的面积和性能对于整个FFT处理器的性能具有至关重要的影响，因而有必要研究出能够高效完成倒序操作并具有较低面积开销的倒序模块存储器调度方法和结构。

FFT的VLSI结构分为存储器迭代结构和单路径/多路径流水线结构两类，存储器迭代结构在处理单元较少的设计中，可以有效减少面积开销，但同时计算速度非常慢，严重影响系统处理的实时性要求；而采用多路并行处理的方式，提高速度和增加面积开销同时，对于外部带宽的要求非常大。单路径延迟反馈(SDF，Single-path Delay Feedback)或多路径延迟切换(MDC，Multiple-path Delay Commutator)等流水线结构具有较高的处理单路或多路数据的效率，具有较高的计算单元利用率和速度，并具有较少的存储器面积开销。

无论是单路径或多路径流水线结构，并基于此采用高基数或混合基算法，其数据输入和输出均具有与Cooley-Tukey算法(Radix-2DIT，Decimation-In-Time)或Sande-Tuey算法(Radix-2DIF，Decimation-In-Frequency)相同的自然序或倒位序输入和输出特点。

而对于FFT处理器的主控器件数字信号处理器(DSP，Digital Signal Processor)或其它微控制器(MCU，Micro Control Unit)而言，对数据的调度往往是通过直接存储器访问(DMA，Direct Memory Access)控制器以连续地址的方式完成写入或读取，并且外部的SDR/DDR/DDRIISDRAM(Single Data Rate/Double Data Rate/Double Data Rate IISynchronous Dynamic Random Access Memory)等动态存储器件也要求数据以连续地址方式读写，才能获得较高的读写效率，因而设计高效的FFT倒序电路对于整体系统处理性能的提高非常重要。

自然序输入、倒位序输出的FFT计算核心得到一组序列，长度为N＝2^m，每个数据的输出的索引序号可以表示为m位的二进制：

index＝(b_ob₁…b_m-1)_B  (i＝0，1，…，m-1)        (1)

其中b_i为1或0，b_m-1为最高位，b₀为最低位。倒序操作就是将该index索引号的数据重新调整到no_index索引号的位置，之后可以按照该顺序依次输出，得到FFT计算的顺序结果，其中no_index满足以下关系：

no_index＝(b_m-1b_m-2…b₀)_B  (i＝0，1，…，m-1)        (2)

倒位序输出的相邻两个连续数据成一组，X(index_2k)和X(index_2k+1)表示在一组N＝2^m个数据中第2k和2k+1个数据，其中k＝0～2^m-1-1，那么

index_2k+1-index_2k＝2^m-1            (3)

而对于相邻的X(index_2k)和X(index_2k+1)的索引号分别有如下表达式：

index_2k＝(0b₁…b_m-1)_B                  (4)