[发明专利]一种FFT倒序操作存储器数据调度方法及电路有效

专利信息
申请号: 201110231430.0 申请日: 2011-08-11
公开(公告)号: CN102306142A 公开(公告)日: 2012-01-04
发明(设计)人: 桑红石;高伟;袁雅婧;梁巢兵;张静;陈鹏;廖定彬;胡孔阳;赵华龙 申请(专利权)人: 华中科技大学
主分类号: G06F17/14 分类号: G06F17/14;G06F12/06
代理公司: 华中科技大学专利中心 42201 代理人: 李智
地址: 430074 湖北*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 fft 倒序 操作 存储器 数据 调度 方法 电路
【权利要求书】:

1.一种FFT倒序操作存储器数据调度方法,涉及第一和第二单端口存储器,具体为:

定义待写入数据序列的数据个数为N=2m,第一单端口存储器的读地址和写地址分别为raddr1和waddr1,第二单端口存储器的读地址和写地址分别为raddr2和waddr2,inv_M()为m-1位比特地址信号倒置操作,cnt1()和cnt2()为两个m bits的计数器,记当前读的数据序号为c_num,第一组待写入数据序列直接进入初始只写模式,

初始只写模式:将第一组待写入数据序列分两路并行写入第一和第二单端口存储器,两单端口存储器的写地址waddr1=waddr2=inv_M(cnt1[m-1:1]),写至当前点数长度模式下存储器地址最高限值时,若还有待写入的数据序列,则转至第一种交替读写模式,否则,转至清空只读模式;

第一种交替读写模式:读取第一和第二单端口存储器的数据,第一和第二单端口存储器的读地址分别为

k=0,1,2,...,m-1,c_num为当前读的数据序号,

将待写入数据序列分两路并行写入第一和第二单端口存储器,第一和第二单端口存储器的写地址分别为waddr1=raddr1_pre,waddr2=raddr2_pre,raddr1_pre为第一单端口存储器前一时钟的读地址,raddr2_pre为第二单端口存储器前一时钟的读地址;写至当前点数长度模式下存储器地址最高限值时,若还有待写入数据序列,则转移至第二种交替读写模式,否则,转至清空只读模式;

第二种交替读写模式:读取第一和第二单端口存储器的数据,第一和第二单端口存储器的读地址raddr1=raddr2=inv_M(cnt1[M:1]),将待写入数据序列分两路并行写入第一和第二单端口存储器,第一和第二单端口存储器的写地址waddr1=waddr2=raddr1_pre=raddr2_pre;写至当前点数长度模式下存储器地址最高限值时,若还有待写入数据序列,则转移至第一种交替读写模式,否则,转至清空只读模式;

清空只读模式:若是从初始只写模式转移到清空只读模式,则按照第一种交替读写模式产生读地址进行只读操作;若是从第一种交替读写模式转移到清空只读模式,则按照第二种交替读写模式产生读地址进行只读操作;若是从第二种交替读写模式转移到清空只读模式,则按照第一种交替读写模式产生读地址进行只读操作。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华中科技大学,未经华中科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110231430.0/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top