[发明专利]双栅介质层的制作方法

说明书

技术领域

本发明涉及半导体制造技术领域，更具体地说，涉及一种双栅介质层的制作方法。

背景技术

随着集成电路技术的不断发展，工艺平台的集成度越来越高，在低压工艺平台上集成高压工艺变得越来越普遍，但是随着器件越来越薄，工艺节点越来越低，在高压工艺集成过程中，也就是在同时集成高压器件和低压器件的芯片中，尤其是在0.18μm及以下节点中的双栅的栅介质层集成工艺中，经常会出现低压器件的特性发生改变的情况。下面结合附图1-图3对现有技术高压工艺集成过程中的双栅工艺中的栅介质层(由于通常采用栅氧化层作为栅介质层，以下简称双栅氧工艺)制作过程进行说明。

步骤1：如图1所示，提供基底，所述基底包括本体层101和位于本体层101表面上的较厚的栅介质层(通常采用栅氧化层，以下简称厚栅氧103)，所述本体层101表面内具有隔离沟槽STI102，以将高压器件区105和低压器件区104隔离开，厚栅氧103作为高压器件的栅氧化层；

步骤2：参见图2，采用具有低压器件区图形的光刻胶层106为掩膜，采用湿法腐蚀工艺腐蚀掉位于低压器件区104的本体层表面上的厚栅氧，之后去除掉光刻胶层106；

步骤3：参见图3，采用热氧化工艺在低压器件区104的本体层表面上生长薄栅氧107，作为低压器件的栅氧化层。

完成上述双栅氧的制备过程后，采用常规工艺进行后续器件结构的制作，但在实际生产过程中发现，在0.18μm及以下节点的器件中，采用上述工艺制备的芯片中的低压器件的特性发生了漂移，如低压器件的表面漏电流增大、场效应管的开启电压变低等问题，这些现象显示出现有的低压工艺平台对高压工艺的兼容度较差，在工艺集成过程中影响了原有工艺平台的稳定性。

发明内容

本发明实施例提供了一种双栅介质层的制作方法，解决了现有技术中的问题，避免了较厚的栅介质层形成过程中对低压器件区的不良影响，提高了低压工艺平台对高压工艺的兼容度，保证了在工艺集成过程中原有工艺平台的稳定性。

为实现上述目的，本发明实施例提供了如下技术方案：

一种双栅介质层的制作方法，包括：

a)提供基底，所述基底包括本体层和位于所述本体层表面内的隔离沟槽STI，所述隔离沟槽将高压器件区和低压器件区隔离开；

b)在所述基底表面上形成保护层，直接接触所述基底表面的保护层材料易于剥离，且剥离过程中对所述基底表面基本没有损伤；

c)去除位于所述高压器件区的保护层材料，暴露出位于所述高压器件区的基底材料；

d)在所述高压器件区的基底表面上形成高压器件的栅介质层；

e)去除位于所述低压器件区的保护层材料，暴露出位于所述低压器件区的基底材料；

f)在所述低压器件区的基底表面上形成低压器件的栅介质层。

优选的，步骤b)中，在所述基底表面上形成的保护层包括：

位于所述基底表面上的隔离层；

位于所述隔离层表面上的氮化硅层；

位于所述氮化硅层表面上的刻蚀阻挡层。

优选的，步骤c)中，去除位于所述高压器件区的保护层材料的过程具体为：

以具有高压器件区图形的光刻胶层为掩膜，去除位于高压器件区的刻蚀阻挡层材料，在所述刻蚀阻挡层上形成高压器件区图形；

去除所述光刻胶层，以具有高压器件区图形的刻蚀阻挡层为掩膜，去除位于高压器件区的氮化硅层材料，在所述氮化硅层上形成高压器件区图形；

去除具有低压器件区的刻蚀阻挡层材料以及位于高压器件区的隔离层材料，暴露出位于所述高压器件区的基底材料。

优选的，步骤e)中，所述低压器件区的保护层材料包括：

位于所述低压器件区的基底表面上的隔离层；

位于所述低压器件区的隔离层表面上的氮化硅层。

优选的，去除所述保护层材料的过程具体为：采用湿法腐蚀工艺去除所述保护层材料。

优选的，步骤d)中，所述高压器件的栅介质层的厚度比常规工艺下形成的高压器件的栅介质层的厚度增加了

优选的，所述隔离层材料和/或所述氮化硅刻蚀阻挡层材料为二氧化硅。

优选的，作为隔离层的二氧化硅层厚度为

优选的，作为氮化硅刻蚀阻挡层的二氧化硅层厚度为25nm-35nm。

优选的，所述氮化硅层的厚度为25nm-35nm。

与现有技术相比，上述技术方案具有以下优点：