[发明专利]一种半导体器件的制造方法有效
| 申请号： | 201110228420.1 | 申请日： | 2011-08-10 |
| 公开（公告）号： | CN102931086A | 公开（公告）日： | 2013-02-13 |
| 发明（设计）人： | 赵猛 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 刘明霞;徐金红 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 半导体器件 制造 方法 | ||
1.一种半导体器件的制造方法，包括：
提供一个半导体衬底，在所述半导体衬底上形成牺牲栅极结构；
在所述牺牲栅极结构的两侧形成源/漏区；
蚀刻去除所述牺牲栅极结构以及部分硅层，以于所述半导体衬底中形成一凹槽；
在所述凹槽中依次形成一SiC/SiGe层和一硅层；
执行离子注入工艺，以调节沟道的界面稳定性和阈值电压；
在所述半导体衬底上形成栅极结构。
2.根据权利要求1所述的方法，其特征在于，采用外延沉积工艺形成所述SiC/SiGe层和所述硅层。
3. 根据权利要求1所述的方法，其特征在于，所述凹槽的深度为30-100纳米。
4.根据权利要求1所述的方法，其特征在于，所述SiC/SiGe层的厚度为20-90纳米。
5.根据权利要求1所述的方法，其特征在于，所述SiC/SiGe层上的所述硅层的厚度为10-40纳米。
6.根据权利要求1所述的方法，其特征在于，所述牺牲栅极结构包括栅极介电层和多晶硅栅极。
7.根据权利要求6所述的方法，其特征在于，所述栅极介电层包括氧化硅。
8.根据权利要求1所述的方法，其特征在于，所述栅极结构包括栅极介电层和金属栅极。
9.根据权利要求8所述的方法，其特征在于，所述栅极介电层为高k介电材料层。
10.根据权利要求1所述的方法，其特征在于，所述SiGe层为Si1-xGex，其中0<x<25%。
11.根据权利要求1所述的方法，其特征在于，在所述凹槽中形成所述SiC/SiGe层的步骤包括：在所述凹槽中沉积SiC/SiGe层直至其厚度大于等于所述凹槽的深度为止，然后回蚀刻所述SiC/SiGe层，以形成另一凹槽。
12.根据权利要求1所述的方法，其特征在于，所述半导体衬底具有<110>或<100>晶向。
13.根据权利要求1所述的方法，其特征在于，还包括：在所述牺牲栅极结构的两侧形成源/漏区之后在所述半导体衬底上形成接触蚀刻停止层，接着，进行一化学机械研磨工艺以去除所述牺牲栅极结构顶部的该接触蚀刻停止层的步骤。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110228420.1/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
