[发明专利]NOR Flash器件制作方法

说明书

技术领域

本发明涉及半导体器件制作工艺技术领域，更具体地说，涉及一种NOR Flash器件制作方法。 

背景技术

NOR Flash器件属于非易失闪存的一种，其特点是芯片内执行，这样应用程序可以直接在Flash闪存内运行，不必再把代码读到系统RAM(随机存储器)中，从而使其具有较高的传输效率。 

参考图1，图1中示出了现有的NOR Flash器件的剖面结构示意图，图中示出了基底1(或称衬底)，依次位于基底1上的栅介质层2、浮栅3、叠层介质层4(一般为ONO层)和控制栅5，在浮栅3两侧的基底1内设置有浅槽隔离区6(一般为氧化硅介质)。当然，浮栅3两侧的基底1内还有源区和漏区，由于此图是二维结构，因此没有将所述源区和漏区示出。 

在0.13μm或以下的NOR Flash器件制作过程中，为了减小存储区域的面积，且达到合适的器件耦合率，现有工艺中常采用如下方法：可参考图2～图6，在基底100上依次形成栅介质层(图中未示出)和第一多晶硅层101(为后续形成浮栅做准备)；在所述第一多晶硅层上形成第一硬掩膜层；刻蚀所述第一硬掩膜层102形成第一开口103；在第一硬掩膜层102上形成第二硬掩膜层104，所述第二硬掩膜层104覆盖所述第一开口的底部及侧壁；通过自对准工艺刻蚀所述第二硬掩膜层104，形成第二开口105，所述第二开口105的宽度小于所述第一开口的宽度；通过自对准工艺刻蚀所述第一多晶硅层，形成浮栅106。之后在浮栅106上形成叠层介质层和控制栅，这里不再描述。 

在现有的光刻技术下，采用上述方法可以减小相邻浮栅之间的距离，从而可减小存储区域的面积，且能够保证合适的器件耦合率。但是，最终所形成的NOR Flash器件的良品率较低。 

发明内容

有鉴于此，本发明提供一种NOR Flash器件制作方法，以提高NOR Flash器件的良品率。 

为实现上述目的，本发明提供如下技术方案： 

一种NOR Flash器件制作方法，该方法包括： 

提供基底，所述基底上具有第一多晶硅层； 

在所述第一多晶硅层上形成第一硬掩膜层； 

采用干法刻蚀工艺对第一硬掩膜层进行刻蚀形成第一开口，且在对第一硬掩膜层进行刻蚀之前对连接刻蚀腔体的气体管路进行清洗； 

在所述第一硬掩膜层上形成第二硬掩膜层，且所述第二硬掩膜层覆盖所述第一开口的底部及侧壁； 

采用自对准工艺对第二硬掩膜层进行刻蚀形成第二开口，所述第二开口的宽度小于所述第一开口的宽度； 

采用自对准工艺对第一多晶硅层进行刻蚀形成浮栅。 

优选的，上述方法中，在对第一硬掩膜层进行刻蚀之前对连接刻蚀腔体的气体管路进行清洗，具体包括： 

对连接刻蚀腔体的通有CO气体的管路进行清洗。 

优选的，上述方法中，采用干法刻蚀工艺对第一硬掩膜层进行刻蚀形成第一开口，具体包括： 

在所述第一硬掩膜层上旋涂光刻胶层； 

采用具有第一开口图案的掩膜版对所述光刻胶层进行曝光，之后显影，形成具有第一开口图案的光刻胶层，所述第一开口图案对应浅槽隔离区、源区和漏区； 

以所述具有第一开口图案的光刻胶层为掩膜，采用干法刻蚀工艺对第一硬掩膜层进行刻蚀，形成第一开口； 

去除所述具有第一开口图案的光刻胶层。 

优选的，上述方法中，对第一硬掩膜层进行刻蚀之后，还包括： 

对基底及其上的第一多晶硅层和第一硬掩膜层进行清洗。 

优选的，上述方法中，对第二硬掩膜层进行刻蚀之后，还包括： 

对基底及其上的第一多晶硅层和第二硬掩膜层进行清洗。 

优选的，上述方法中，对第一多晶硅层进行刻蚀之后，还包括： 

对基底及其上的第二硬掩膜层进行清洗。 

优选的，上述方法中，对基底及其上的第一多晶硅层和第一硬掩膜层进行清洗，或者，对基底及其上的第一多晶硅层和第二硬掩膜层进行清洗，或者，对基底及其上的第二硬掩膜层进行清洗时，均采用SC-1溶液。 

优选的，上述方法中，形成浮栅之后还包括： 

在所述浮栅上依次形成叠层介质层和控制栅。 

优选的，上述方法中，所述第一硬掩膜层和第二硬掩膜层均为SiN层。 

优选的，上述方法中，所述基底为硅衬底。