[发明专利]抗蚀图案改善材料、形成抗蚀图案的方法以及制造半导体器件的方法有效
申请号: | 201110226683.9 | 申请日: | 2011-08-04 |
公开(公告)号: | CN102455599A | 公开(公告)日: | 2012-05-16 |
发明(设计)人: | 小泽美和;野崎耕司 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | G03F7/04 | 分类号: | G03F7/04;G03F7/16;H01L21/312 |
代理公司: | 隆天国际知识产权代理有限公司 72003 | 代理人: | 吴小瑛;任晓华 |
地址: | 日本国神奈*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 图案 改善 材料 形成 方法 以及 制造 半导体器件 | ||
技术领域
本文讨论的实施方式涉及抗蚀图案改善材料,形成抗蚀图案的方法,以及制造半导体器件的方法。
背景技术
为了进一步改善半导体的集成度,例如对于大规模集成(LSI),在半导体的制造中形成更精细的图案,且目前最小的图案尺寸为100nm或更小。
在半导体器件中形成如此精细的图案已通过降低来自曝光装置的光源的光波长和改进抗蚀剂材料来实现。目前,已通过液体浸没式光刻法进行精细图案的形成,其中用发射波长为193nm的氟化氩(ArF)受激准分子激光的光源通过水进行曝光,并且作为用于该光刻法的抗蚀剂材料,已开发了多种使用丙烯酸树脂作为基质的ArF抗蚀剂材料。此外,已研究了作为下一代的光刻技术的使用波长为13.5nm的软X射线作为光源的极紫外(EUV)光刻法,因此很显然,图案尺寸从此会持续下降,如30nm或更小。
随着如上文所述地将图案尺寸制作得更小,图案宽度的不均匀性变得更加明显,这会对所得器件的形成造成不利影响。
为了解决上述问题,已试图优化所用的曝光装置和抗蚀剂材料。然而,还未提供充分的结果。此外,曝光装置和抗蚀剂材料的改进需要大量时间和费用。
因此,已研究了各种对策并提供在工艺条件中。
例如,日本专利申请特开(JP-A)No.2007-213013中公开了改善LWR的方法,其中在显影工序之后的淋洗工序中用含有离子型表面活性剂的水溶液处理抗蚀图案,以便溶解抗蚀图案的粗糙度同时降低由显影工序造成的缺陷(例如缺陷包括含有残余物和图案变形)(参见JP-ANo.2007-213013)。
此外,JP-ANo.2010-49247中公开了另一方法,在该方法中,将有机涂层材料(其为含有羧基的小分子酸性化合物)涂覆在已进行显影的抗蚀图案上,随后去除该涂层材料从而改善LWR以及使抗蚀图案变细(参见JP-A No.2010-49247)。
然而,这些方法的问题均在于:在通过处理去除抗蚀图案的表面而实现LWR的改善时不能获得期望的抗蚀图案尺寸。此外,这些方法的问题是LWR有可能变差。
本发明人已公开了抗蚀图案增厚材料,其能够通过使抗蚀图案膨胀(增厚)来实现精确处理(参见日本专利(JP-B)No.3633595,以及JP-A No.2006-259692)。
然而,在使用这种抗蚀图案增厚材料对抗蚀图案进行增厚处理的情况下,很大地改变了抗蚀图案的尺寸。因此,其不适于作为可以合意地改善抗蚀图案的LWR,而不过分改变抗蚀图案的尺寸的用于改善LWR的材料。
因此,现状是,需要能够改善抗蚀图案的LWR而不过分改变其尺寸的抗蚀图案改善材料、形成抗蚀图案的方法以及制造半导体器件的方法。
发明内容
本文公开的抗蚀图案改善材料包含:C4-11直链链烷二醇和水。
本文公开的用于形成抗蚀图案的方法包含:在形成抗蚀图案之后,涂覆本文公开的抗蚀图案改善材料,以覆盖抗蚀图案的表面。
本文公开的用于制造半导体器件的方法包含:在加工表面上形成抗蚀图案之后,涂覆本文公开的抗蚀图案改善材料,以覆盖抗蚀图案的表面,从而改善抗蚀图案;以及使用改善的抗蚀图案作为掩膜对加工表面进行刻蚀,使加工表面图案化。
附图说明
图1A是解释使用本发明的抗蚀图案改善材料改善(降低)抗蚀图案的LWR的机理,并说明抗蚀图案改善材料被涂覆至抗蚀图案的表面的状态的示意图。
图1B是解释使用本发明的抗蚀图案改善材料改善(降低)抗蚀图案的LWR的机理,并说明抗蚀图案改善材料穿透入抗蚀图案表面的状态的示意图。
图1C是解释使用本发明的抗蚀图案改善材料改善(降低)抗蚀图案的LWR的机理,并说明抗蚀图案的表面被抗蚀图案改善材料改善的状态的示意图。
图2A是解释制造本发明的半导体器件的方法的一个实施例,并说明在硅基板上形成层间绝缘膜的状态的示意图。
图2B是解释制造本发明的半导体器件的方法的一个实施例,并说明在图2A的层间绝缘膜上形成钛膜的状态的示意图。
图2C是解释制造本发明的半导体器件的方法的一个实施例,并说明在钛膜上形成抗蚀剂膜和在钛膜中形成孔图案的状态的示意图。
图2D是解释制造本发明的半导体器件的方法的一个实施例,并说明在层间绝缘膜中也形成孔图案的状态的示意图。
图2E是解释制造本发明的半导体器件的方法的一个实施例,并说明在其中已形成了孔图案的层间绝缘膜上形成Cu膜的状态的示意图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110226683.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:用于饮料制备机器的锅炉
- 下一篇:连接器舌板结构的制造方法