[发明专利]一种高维持电压N型静电防护半导体器件

说明书

技术领域

本发明涉及功率半导体器件的可靠性领域，更具体的说，是关于一种适用于静电防护的高维持电压半导体晶体管的新结构。

背景技术

随着节能需求日益增强，功率集成电路产品的性能越来越受到关注，其中电路的可靠性问题也越来越受到电路设计工程师的重视。静电释放就是一个非常重要的可靠性问题，也是造成诸多电子产品失效的主要原因之一。而随着工艺特征尺寸的不断缩小，电子产品更加容易遭到静电释放的损伤，于是静电防护问题也日益变得严峻。

目前，在静电防护问题中，一般是在电路的输入与输出端口上，利用静电防护器件组成静电防护电路。当有静电放电时，防护电路能够率先开启，释放静电放电电流，钳制静电放电电压，使静电放电不会对内部电路造成损伤。而当内部电路正常工作时，静电防护电路应当不作为，不对内部电路产生影响。其中，为了起到有效的静电防护作用，防护器件的触发电压应该低于被保护电路的击穿电压，而为了降低闩锁发生的风险，防护器件的维持电压应当高于电路的电源电压。

针对低压工艺的静电保护，人们已经研究出了许多能够满足不同的需求的防护器件，其中N型横向双扩散金属氧化物半导体晶体管在静电保护中也得到了广泛的应用。N型横向双扩散金属氧化物半导体晶体管以及其结构在低压工艺中的静电保护开发已经趋于成熟，但是在高压工艺中的静电保护的设计中却存在很大的问题。其主要问题是N型横向双扩散金属氧化物半导体晶体管的维持电压过低，存在很大的闩锁风险，这样就使得N型横向双扩散金属氧化物半导体晶体管在高压工艺中的静电保护的设计和应用中受到很大的限制。于是，要想在高压工艺中利用N型横向双扩散金属氧化物半导体晶体管做静电防护器件，就必须改进器件结构，以解决在更小的面积上设计既能够实现静电放电防护功能又没有闩锁风险的问题。

围绕着高压工艺的静电保护对高维持电压、低闩锁风险以及较低的成本的要求，本文介绍了一种新型的高维持电压N型静电防护半导体器件，在同样的尺寸下与传统的N型横向双扩散金属氧化物半导体晶体管相比，其维持电压有了明显的提升，降低了发生闩锁的风险。

发明内容

本发明在不改变器件的面积的基础上，提供一种能够有效提高维持电压，降低发生闩锁风险的高维持电压N型静电防护半导体器件。

本发明采用如下技术方案：

一种高维持电压N型静电防护半导体器件，包括：半导体衬底，在半导体衬底上面设置有埋氧化层，在埋氧化层上设有N型掺杂半导体区，在N型掺杂半导体区上设有P阱和N型漏区，在P阱上设有N型源区和P型接触区，在P阱的表面设有栅氧化层且栅氧化层自P阱延伸至N型掺杂半导体区，在P阱表面的N型源区、P型接触区和栅氧化层的以外区域及N型掺杂半导体区表面的N型漏区以外区域设有场氧化层，在栅氧化层的表面设有多晶硅栅且多晶硅栅延伸至场氧化层的表面，在场氧化层、P型接触区、N型源区、多晶硅栅及N型漏区的表面设有氧化层，在N型源区、P型接触区、多晶硅栅和N型漏区上分别连接有金属层，其特征在于：在P阱内还设有P型掺杂半导体区，并且P型掺杂半导体区位于N型源区和栅氧化层的下方。 

与现有技术相比，本发明具有如下优点：

（1）本发明结构与常规的N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管相比，P阱6内设有P型掺杂半导体区121。一般来说，在大注入情况下，该器件寄生的NPN管会发生Kirk效应，即基区展宽效应，使得器件的雪崩峰值位置由原来的P阱6和N型掺杂半导体区7组成的PN结的交界面转移到了N型漏区10附近，因为N型漏区10是重掺杂，因而同样的电压下电场峰值会更高，在同样的电流密度下因为局部产生的热量跟电场和电流的乘积成正比例关系因而会使N型漏区10附近产生更高的热量从而使器件在较低的电流密度下就发生二次击穿致使器件烧毁，而设置的这个P型掺杂半导体区121能够抑制Kirk效应的发生。

（2）P型掺杂半导体区121的第二个作用是通过抑制器件的Kirk效应，降低N型漏区10的峰值电场进而降低了雪崩倍增因子，使得器件的维持电压升高，因而降低了闩锁的风险。参照图3，                                                为常规结构的维持电压，为本发明结构的维持电压，可以看到，同常规结构相比，本发明结构的维持电压有了明显的提高。

（3）本发明器件在提高了维持电压，降低了闩锁的风险的同时并不改变器件原来的版图面积，且不需要额外过多的工艺流程。