[发明专利]具有低栅/漏极间电容的沟渠式功率晶体管

说明书

技术领域

本发明涉及一种功率晶体管(power MOSFET)，特别是涉及一种具有低栅/漏极问电容(C_gd，gate-drain capacitance)的沟渠式功率晶体管(trenchpower MOSFET)。

背景技术

功率晶体管可以同时承受高电压与高电流。其中，沟渠式功率晶体管主要作为信号来源及电路开关元件，并具备低导通电阻值及耐高压电流的特性，而可应用于笔记型电脑、数字相机、手机、电源供应器、液晶显示器(LCD Monitor)等消费电子产品。

参阅图1，目前的沟渠式功率晶体管1包括一个漏极(drain)结构11、一个井区(well)12、一个栅极(gate)沟渠结构13，及一个源极(source)结构14。

该漏极结构11成第一导电性(即n型)且具有一层基部层111，及一层形成于该基部层111上的第一部层112。该基部层111的主要载子浓度大于该第一部层112的主要载子浓度，即该基部层111与该第一部层112分别为n⁺型与n型。

该井区12成相反于该第一导电性的第二导电性(即p型)，且实体接触该漏极结构11的第一部层112，并位于该第一部层112上。

该栅极沟渠结构13形成于该漏极结构11的第一部层112与该井区12中，且具有一块导电块132，及一层隔离该导电块132与该第一部层112和该井区12的介电层131。该介电层131由例如二氧化硅(SiO₂)构成，该导电块132由例如多晶硅构成而具备导电的特性。

该源极结构14具有一个成第一导电性且形成于该井区12上的源极区141，及一个与该源极区141实体接触并可对外电连接的接触插塞142(contact)，该源极区141的主要载子浓度大于该井区12的主要载子浓度，且该源极区141与该漏极结构11以该井区12作为间隔，该接触插塞142以金属材料，例如钨所构成。

当分别给予该栅极沟渠结构13的导电块132与该漏极结构11的基部层111预定电压时，该井区12邻近该栅极沟渠结构13的介电层131的区域供电荷自该漏极结构11流动至该源极结构14的源极区141而形成导通。

由于目前的沟渠式功率晶体管1在导通时，电荷仅于邻近该栅极沟渠结构13的侧壁的井区12处流动，因而在该漏极结构11的第一部层112邻近该栅极沟渠结构13的底壁的区域产生较大的栅/漏极间电容，而再经晶体管放大后形成较高的米勒效应(miller effect)电容，进而增加作为开关电路元件时的关闭时间，及降低元件反应动作速度，并在低频响应的条件下易短路，或在高频响应的条件时降低截止频率，或作为放大器时阻抗过低。

由此可见，上述现有的沟渠式功率晶体管在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的具有低栅/漏极间电容的沟渠式功率晶体管，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的是在提供一种具有低栅/漏极间电容的沟渠式功率晶体管，其米勒效应电容较低而具有高的元件反应速度。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种具有低栅/漏极间电容的沟渠式功率晶体管，包含一个漏极结构、一个井区、一个栅极沟渠结构，以及一个源极结构，该漏极结构以半导体材料构成并包括一个成第一导电性的漏极区，及一个位于该漏极区中且主要载子浓度小于该漏极区的袋状区，该井区成相反于该第一导电性的第二导电性，并实体接触该漏极区，该栅极沟渠结构形成在该漏极区和该井区中且与该袋状区实体接触，并包括一块导电块，及一层将该导电块及该井区隔离的介电层，该源极结构包括一个成第一导电性且借该井区而与该漏极结构不相接触的源极区。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

较佳地，前述的具有低栅/漏极间电容的沟渠式功率晶体管，其中该漏极结构的袋状区成第一导电性。

较佳地，前述的具有低栅/漏极间电容的沟渠式功率晶体管，其中该漏极结构的漏极区向上依序具有一层基部层、一层主要载子浓度不大于该基部层的第一部层，及一层主要载子浓度不大于该第一基部层的第二部层，该井区形成在该第二部层中，该栅极沟渠结构向下形成在该井区与该第二部层中。