[发明专利]导电接触物的制造方法

说明书

技术领域

本发明涉及一种半导体结构的制造方法，且特别涉及具有较低接触电阻值(reduced contact resistance)的一种导电接触物的制造方法。 

背景技术

近年来，随着半导体装置尺寸越来越小，组件的集成度越来越高。因此，半导体装置内的导电接触物的尺寸也变得更小。 

因此，形成位于半导体基板内的导电区与位于层间绝缘层上的导线层之间的该层间绝缘层内的导电接触物的制造方法为当今半导体制作中众多重要技术之一。而随着集成电路装置内组件集成度的增加，形成于此层间绝缘层内的导电接触物的接触电阻值也随着导电接触物的尺寸的缩减而增加。 

因此，需要发展出具有较低接触电阻值的一种导电接触物的制造方法，以用于尺寸更为缩减的半导体装置。 

发明内容

依据一实施例，本发明提供了一种导电接触物的制造方法，包括： 

提供半导体基板，其上具有介电层且其内具有两个导电区与隔离组件，而该隔离组件隔离了该两个导电区；在该介电层内形成开口，露出该隔离组件的顶面及该两个导电区的部份顶面；施行磊晶程序，在该开口内形成导电半导体层，覆盖该隔离组件的该顶面及该两个导电区的该部份顶面；以及在该开口内形成导电层，覆盖该导电半导体层并填满该开口。 

为让本发明的上述目的、特征及优点能更明显易懂，下文特举较佳实施例，并配合附图作详细说明。 

附图说明

图1-4为一系列示意图，显示了依据本发明的一实施例的导电接触物的制造方法；以及 

图5-9为一系列示意图，显示了依据本发明的另一实施例的导电接触物的制造方法。 

主要组件符号说明 

100、200～半导体基板； 

102、202～介电层； 

104、204～导电区； 

106、206～隔离组件； 

108、208～开口； 

110～导电接触物； 

210～磊晶程序； 

212a～突出部； 

212～导电半导体层； 

214～沉积程序； 

216～导电层； 

W～宽度/直径； 

H～深度。 

具体实施方式

图1-4为一系列示意图，显示了依据本发明的一实施例的一种导电接触物的制造方法，其中图1-3显示了一系列示意剖面图，而图4则显示了示意俯视图。在此，本实施例的方法为本案发明人所知悉的方法，在此作为比较例，以论述本案发明人所发现的问题而非用以限制本发明。 

请参照图1，首先提供半导体基板100，其具有在其上形成的介电层102。半导体基板100例如为硅基板，而介电层102例如为氧化硅 层。此外，在半导体基板100内可形成有数个导电区104及隔离组件106。如图1所示的隔离组件106例如为浅沟槽隔离(STI)组件，但并限于此。隔离组件106隔离了这些导电区104。在一实施例中，半导体基板100例如为P型掺杂基板，而这些导电区104例如为N型掺杂区，这些导电区104都可作为如动态随机存取记忆装置(DRAM device)的记忆装置内的记忆胞的晶体管的源极区或汲极区。 

请参照图2，接着图案化介电层102以在其内形成开口108，此开口108具有宽度/直径W及深度H。开口108露出了隔离组件106的顶面且部份露出了邻近隔离组件106的导电区104的顶面。在此，开口108用作接触开口，其具有如1∶1-5∶1的深宽比(H∶W)。 

请参照图3，接着在介电层102之上沉积如金属或经掺杂多晶硅的导电材料并使之完全填入开口108内，接着利用如化学机械研磨程序的平坦化程序(图中未显示)以移除高于介电层102顶面的导电材料部份，进而在开口108内留下导电接触物110，以实体且电性地连接导电区104与后续形在介电层102上的如导线的导电组件(图中未显示)。图4显示了如图3所示结构的俯视示意图，而图3所示结构则显示了沿图4内线段3-3的剖面示意情形。