[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及CMOS工艺技术领域，尤其涉及半导体器件及其制造方法。

背景技术

在先进CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)技术中，提出eSiGe(Embedded SiGe，嵌入式硅锗)工艺，以增大PMOS(P-channel Metal-Oxide-Semiconductor Field-effect Transistor，P沟道金属氧化物半导体场效应晶体管)器件沟道区的压缩应力，增强其载流子迁移率；其中使用嵌入式硅锗来形成源区或漏区，从而对沟道区施加应力，提高PMOS的性能。对于eSiGe工艺有很多挑战，其中需要考虑的一个重要因素是SiGe(硅锗)外延生长(Epitaxial)的选择性。通常需要在PMOS凹陷区域生长SiGe或者SiGe:B(原位掺杂B的SiGe)，如果SiGe或者SiGe:B在不期望的区域生长，将影响半导体器件的功能。

现有技术中存在两种eSiGe集成工艺流程。一种工艺流程被称为DSW(Disposable Sidewall，可丢弃侧壁)工艺流程。DSW工艺流程一般包括：形成隔离，例如STI；形成栅极氧化物；形成栅极；形成可丢弃侧壁；形成S/D(Source/Drain，源/漏)凹陷和SiGe SEG(Selective Epitaxial Growth，选择性外延生长)；去除可丢弃侧壁；形成偏移间隔物；晕环和扩展区(Halo&Ext.)离子注入(ion implantation)；形成SW(Sidewall，侧壁)；RTA(Rapid Thermal Annealing，快速热退火)，例如毫秒级热退火(m-sec anneal)等。由于eSiGe-S/D在偏移间隔物之前形成，所以，该工艺流程也称为“SiGe优先”工艺流程。另一种工艺流程被称为“SiGe在后”工艺流程。SiGe在后工艺流程大致包括：形成隔离、形成栅极氧化物；形成栅极；形成偏移间隔物；晕环和扩展区离子注入；形成SW；形成S/D凹陷和SiGe SEG；RTA等。

图1A至图1F示意性地示出现有技术中SiGe在后工艺各个阶段的截面图。

如图1A所示，沉积间隔物材料SiN 150。Si衬底100中包括STI110、用于NMOS器件的NMOS(N-channel Metal-Oxide-Semiconductor Field-effect Transistor，N沟道金属氧化物半导体场效应晶体管)区域120、用于PMOS器件的PMOS区域130，在NMOS区域120和PMOS区域130上形成有栅极140，并形成有氧化层160，在氧化层160上沉积SiN作为间隔物材料。

如图1B所示，通过蚀刻形成侧壁间隔物150。并去除NMOS区域和PMOS区域其他位置的间隔物材料。

如图1C所示，用光致抗蚀剂170覆盖NMOS区域。

如图1D所示，通过干法刻蚀或者干法+湿法刻蚀形成PMOS S/D凹陷180。

如图1E所示，去除光致抗蚀剂170。

如图1F所示，进行SiGe外延生长。

但是，由于NMOS区域120上氧化物160比较薄，导致在NMOS区域生长SiGe，从而影响半导体器件的性能。

在现有技术的SiGe工艺流程中，包括SiGe优先和SiGe在后工艺流程，例如在湿法清除和SiGe预烘焙(Pre-baking)工艺之后，覆盖在NMOS S/D区域的薄氧化层可能无法保护NMOS区域，使得NMOS区域也生长有SiGe，因此NMOS区域的SiGe生长问题成为一个重要关注点。

发明内容

本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。

本发明的一个目的是提供一种用于半导体器件制造方法的技术方案。

根据本发明的第一方面，提供了一种半导体器件制造方法，包括：在半导体衬底上沉积间隔物材料，所述半导体衬底包括NMOS区域和PMOS区域，所述NMOS区域上形成有NMOS栅极，所述PMOS区域上形成有PMOS栅极；用第一掩模覆盖所述NMOS区域；通过刻蚀形成所述PMOS栅极的间隔物；通过刻蚀在PMOS区域中形成用于形成PMOS源/漏区的凹陷；去除所述第一掩模后在所述凹陷中生长SiGe或原位掺杂B的SiGe。

优选地，在所述凹陷中生长SiGe或原位掺杂B的SiGe后还包括：用第二掩模覆盖所述PMOS区域，通过刻蚀形成所述NMOS栅极的间隔物；去除所述第二掩模。