[发明专利]一种高速时钟域内的NRZI解码电路

说明书

技术领域

本发明涉及一种解码电路，特别是涉及一种在高速时钟域内的NRZI解码电路。

背景技术

随着电子技术的发展，USB设备已经大量应用于日常生活中。USB技术采用串行总线，数据逐位依次传送。USB系统中数据传输采用反向非归零(Non Return to Zero Invert，简称“NRZI”)编码方式，这种编码方式既能保证数据传送的完整性，又不需独立的时钟信号和数据一起发送。当遇到0电平信号时NRZI编码数据流发生跳变，而遇到1电平信号时保持不变。数据流中的跳变使解码器可以与收到的数据保持同步，因而不必提供独立的时钟信号。

大多数情况下，NRZI编码与位填充一起使用，因为一长串的连续1将会导致无电平跳变，从而引起接收器最终丢失同步信号，解决办法是采用位填充技术。即在连续传输六个1的情况下填充一个0，使得NRZI编码数据流中发生跳变，这就确保接收器至少可以在每七个的时间间隔内从数据流中会检测到一次跳变，从而使接收器和传送的数据保持同步。UTMI(USB2.0 Transceiver Macrocell Interface)发送端负责在NRZI编码前的数据流中插入一个0电平，即填充位操作；UTMI接收端须在NRZI解码后的数据中，当出现六个连续1电平后，把其后的一个0电平给抽取出来丢弃，即位抽取操作。如果在接收到的数据中，六个连续的1后跟随的不是0而是1，则产生错误，产生出错信号。

传统的NRZI解码是在由CDR时钟恢复模块恢复出来的低速时钟域内进行NRZI解码；为解决跨时钟域的问题，通常在做NRZI解码前，外部输入的数据需要被低速时钟同步两次，传统的NRZI解码电路，所需的解码时间较长，占用系统资源较大。

发明内容

本发明要解决的技术问题是提供一种高速时钟域内的NRZI解码电路，能缩短NRZI解码所需的时间，节省系统资源。

本发明的高速时钟域内的NRZI解码电路，包括：

一个比特结束定位模块，其接收外部输入的两个时钟，高速时钟和低速时钟，用来查找外部输入数据在高速时钟域内的结束标示位；

五个寄存器，编号为第一寄存器至第五寄存器；

第一寄存器，接收外部输入数据、高速时钟和复位信号，对外部输入数据进行高速时钟域内的第一级同步处理后输出数据；

第二寄存器，接收第一寄存器的输出数据、高速时钟和复位信号，对第一寄存器的输出数据做高速时钟域内的第二级同步处理后输出数据给NRZI解码模块；

第三寄存器，接收比特结束定位模块的输出数据、高速时钟和复位信号，对比特结束定位模块的输出数据做高速时钟域内的第一级同步处理后输出数据；

第四寄存器，接收第三寄存器的输出数据、高速时钟和复位信号，对第三寄存器的输出数据做高速时钟域内的第二级同步处理后输出数据给NRZI解码模块；

第五寄存器，接收NRZI解码模块的输出数据、高速时钟和复位信号，对数据NRZI解码模块的输出数据做高速时钟域内的同步处理后输出结果；

一个NRZI解码模块，接收第二寄存器和第四寄存器的输出数据，在第四寄存器的输出数据的控制下，对第二寄存器的输出数据进行NRZI解码运算，运算完成后输出结果给第五寄存器。

所述外部输入数据是低速时钟域内的信号。

本发明通过一个比特结束定位模块LOCATE_EOB查找出当前这一比特数据在高速时钟内的结束位置eob，经两级高速时钟的寄存器同步后，产生eob_d2信号；外部输入数据din经两级高速时钟的寄存器同步后产生的din_d2在eob_d2的控制下，在NRZI解码模块NRZI_DEC内做进行NRZI解码运算，运算完成后，经高速时钟的寄存器同步后产生输出结果。

本发明的NRZI解码电路，只需在高速时钟域内做三次同步，而在传统的设计方法中需在低速时钟域内做两次同步，与传统方法相比，本发明提供的电路能缩短NRZI解码所需的时间，节省系统资源，尤其是低速与高速时钟相差较大时，优势更加明显。

附图说明

图1是本发明的NRZI解码电路示意图

附图标记说明

din是外部输入数据          clk_high是高速时钟

clk_low是低速时钟          resetn是复位信号

LOCATE_EOB是比特结束定位模块

eob是比特结束定位模块的输出数据

eob_d1是第三寄存器的输出数据

eob_d2是第四寄存器的输出数据