[发明专利]一种高速时钟域内的NRZI解码电路有效
| 申请号： | 201110213468.5 | 申请日： | 2011-07-28 |
| 公开（公告）号： | CN102904578B | 公开（公告）日： | 2017-03-15 |
| 发明（设计）人： | 左耀华;居晓波 | 申请（专利权）人： | 上海华虹集成电路有限责任公司 |
| 主分类号： | H03M5/14 | 分类号： | H03M5/14 |
| 代理公司： | 上海浦一知识产权代理有限公司31211 | 代理人： | 丁纪铁 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 高速 时钟 域内 nrzi 解码 电路 | ||
【权利要求书】：
1.一种高速时钟域内的NRZI解码电路，其特征是，包括：
一个比特结束定位模块，其接收外部输入的两个时钟，高速时钟和低速时钟，用来查找外部输入数据在高速时钟域内的结束标示位；
五个寄存器，编号为第一寄存器至第五寄存器；
第一寄存器，接收外部输入数据、高速时钟和复位信号，对外部输入数据进行高速时钟域内的第一级同步处理后输出数据；
第二寄存器，接收第一寄存器的输出数据、高速时钟和复位信号，对第一寄存器的输出数据做高速时钟域内的第二级同步处理后输出数据给NRZI解码模块；
第三寄存器，接收比特结束定位模块的输出数据、高速时钟和复位信号，对比特结束定位模块的输出数据做高速时钟域内的第一级同步处理后输出数据；
第四寄存器，接收第三寄存器的输出数据、高速时钟和复位信号，对第三寄存器的输出数据做高速时钟域内的第二级同步处理后输出数据给NRZI解码模块；
第五寄存器，接收NRZI解码模块的输出数据、高速时钟和复位信号，对数据NRZI解码模块的输出数据做高速时钟域内的同步处理后输出结果；
一个NRZI解码模块，接收第二寄存器和第四寄存器的输出数据，在第四寄存器的输出数据的控制下，对第二寄存器的输出数据进行NRZI解码运算，运算完成后输出结果给第五寄存器。
2.如权利要求1所述的解码电路，其特征是：外部输入数据是低速时钟域内的信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹集成电路有限责任公司，未经上海华虹集成电路有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110213468.5/1.html，转载请声明来源钻瓜专利网。
